技术编号:9525246
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。计算机以及各种电子设备广泛的应用于现代生活的各个方面,对半导体DRAM芯片需求越来越大。人们对速度要求越来越快,DRAM芯片对系统要求越来越高,系统或者芯片自身产生的微小的干扰都会导致存储器故障。因而提高存储器的抗干扰能力越来越重要。如图1所示,常用DRAM存储器内DLL的基本架构包括输入时钟接收器、DLL延迟单元、第一 DCC延迟单元、第二 DCC延迟单元、DCC鉴相器、输出时钟生成电路、时钟路径反馈电路以及DLL鉴相器;1、外部时钟vclk首先经过输入...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。