技术编号:9553363
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。近年来,为了应对半导体器件的小型化、轻量化的要求,对于在表面形成有多个电子电路等器件的半导体晶圆(以下称作“晶圆”。),对该晶圆的背面进行磨削和研磨而使晶圆薄化。另外,半导体器件的高集成化不断发展,提出一种将该高集成化后的多个半导体器件三维层叠的技术、即三维集成技术。在该三维集成技术中,将多张晶圆层叠,借助形成于各晶圆的贯通电极(TSVThrough Silicon Via(娃通孔))将在上下方向上层叠的晶圆之间电连接。在该情况下,当仅将晶圆层叠时,该晶圆...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。