技术编号:9580593
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 在集成电路芯片的制作过程中,栅极通常采用堆叠结构,即将多个栅极堆叠起来, 堆叠栅极之间通过介质层进行隔离。采用堆叠栅极能够提高芯片上的空间利用率,从而提 高芯片的集成度。在现有存储器的制作过程中,有源区上的晶体管也通常采用堆叠的栅极 结构,即浮栅-栅极介质层-选择栅结构,且浮栅和选择栅之间通过介质层上的沟槽相连 接。 在附图Ia至附图Ic中给出了一种现有堆叠栅极的制作方法,包括W下步骤首 先,由衬底10'表面向外依次沉积隧穿氧化层20'、第一多晶娃层30...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。