技术编号：9580776
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 嵌入式错娃源漏PMOS晶体管技术目前受到了广泛关注，其主要是在源区和漏区 的凹槽中填充错娃（SiGe) W提升器件性能。尤其而言，在45nm节点W及更高水平工艺下， 嵌入式错娃源漏PMOS晶体管技术能够更加有效地压缩沟道。另外，在嵌入式错娃源漏PMOS 晶体管中，源区和漏区的凹槽可W呈2状，由于I状的凹槽在侧墙（spacer)下方具有较 大的倒角（undercut)，因而可W进一步加强沟道的应力，有利于改善器件性能。 图1至图5示出了现有技术中常规的嵌入...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。