技术编号：9599214
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。随着CMOS晶体管尺寸不断地缩小，在高效率，高密度集成电路中的晶体管数量上升到几千万个，这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线，然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素，因此，半导体工业已经从原来的铝互连工艺逐渐发展为金属铜互连。图1为现有的制备铜互连结构的工艺流程图，该方法包括以下步骤步骤S01，请参见图la，提供一半导体衬底101，并在半导体衬底101上沉积低介电常数介质层102，采用光刻和...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。