技术编号:9616221
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。目前市面上存在的总线模块与环路滤波模块交互方法中,通常采用FIFO的形式进行数据传输,在硬件层面上需要用到双口 RAM,用以满足环路滤波写入数据以及总线模块读取数据的需要,但双口 RAM其硬件面积较大(在单口 RAM与双口 RAM缓存空间一致的情况下,双口 RAM的硬件面积通常为单口 RAM的1.5倍),硬件成本高,且当总线模块读取数据的速度长时间低于环路滤波模块写入数据的速度时,往往会出现数据堵塞现象,导致环路滤波模块无法再写入数据。而如果采用单口 RA...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。