技术编号:9660167
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 随着极大规模集成电路的发展,电路的集成度越来越高,芯片中的互连线密度不 断增加,互连线的宽度和间距不断减小,因此由互连电阻(R)和电容(C)所产生的寄生效应 越来越明显,进而使信号发生严重延迟。为解决这一问题,最有效的方法是使用低介电常数 互联材料。材料的介电常数主要与构成材料分子的极化率以及单位体积内极化分子的个数 相关,因此可以通过两种途径降低材料的介电常数一是降低构成材料分子的极化率;二 是降低单位体积内极化分子的密度。 目前业界通过使用造孔技术将...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。