技术编号：9673048
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 数字锁相环（DPLL)是对传统PLL的可行替代，其中数字环路滤波器可被用来代替 模拟组件。DPLL可以提供相较老式模拟锁相环（PLL)低功耗空间的解决方案。在用于振荡 器生成的DPLL架构中，本地振荡器（L0)和基准时钟之间的相位偏移使用模拟-数字转换 器（例如时间-数字转换器（TDC))来测量。将所测量的相位与所需要的相位进行比较，并 且其结果用来校正L0频率。作为到数字域的转换的结果，相位测量可能遭受量化误差，量 化误差随后被插入到DPLL的控制环路...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。