技术编号：9728840
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路的可靠性领域，是关于一种具有低触发电压的静电放电保护器件结构。背景技术随着集成度的提高及器件特征尺寸的减小，如何确保器件的可靠性已变得越来越重要。据统计，在相关的半导体集成电路的失效因素中，电过应力(E0S)和静电放电(ESD)损伤约占40%的比例。原因是静电放电和电过应力带来的高电场或瞬间大电流会令器件局部过热，引起介质层击穿、多晶硅或金属连线烧毁、钝化层被破坏和PN结乃至器件的二次热击穿、甚至熔化硅片管芯等问题。因此，使用高性能的ES...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。