技术编号:9787588
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。通常在ASIC后端设计的初期,需要对前端网表进行多方位的分析。特别地,对其时钟网络结构详细准确的认识是保证芯片后端设计性能品质的前提。在ASIC后端设计流程中,无论是系统可测性设计还是自动布局布线都需要对原始设计的时钟网络架构进行仔细的分析与构建。特别是面对现今超大规模集成电路中功能模式众多、时钟结构复杂的局面,如何准确高效地从ASIC前端设计网表中完成时钟网络的分析与提取工作称为一个重要的环节。常规的ASIC设计时钟网络的分析与提取工作是通过人工完成。随...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。