技术编号:9813736
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 现在深亚微米集成电路设计的超大规模集成电路设计中,经常会采用多电压域来 控制功耗。一个忍片中通常会有多块电压区域。当不需要某一块区域的电路工作时,即可关 断其供电电源VDD,杜绝该处逻辑的漏电W节省功耗。在有低功耗要求的手持设备中,运种 降低功耗的手段尤其重要。 在CMOS逻辑电路中,简单地关断供电电源VDD可能会造成高阻态,类似于浮空的状 态。因为电源的关断意味着运部分电路失去了驱动,运样输出就将处于不确定的非'0'非 '1'逻辑值。同时,高阻态也意味...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。