技术编号:9867929
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。集成电路的制成工艺,是一个分层沉积,然后在由掩模定义的图案上进行蚀刻的过程。最常见的CMOS工艺,首先在单晶硅的晶圆上通过离子注入之类的技术生成MOS管所需要的N型和P型掺杂区;再通过化学气相沉积(CVD)、物理气相沉积(PVD)等手段逐层生成多晶娃和金属的连线,制造不同层之间的连接线(过孔);金属连线之间填充介电材料。集成电路工艺可以在硅片上制成MOS管以及其他器件,包括电感。但目前的技术,电感是由嵌入在芯片内的金属线圈实现的。不利于制造比较大的电感。因...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。