技术编号：9869685
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。与其他频率合成方式相比，DDS的输出带宽较窄，理论上DDS的输出频率上限为时钟频率的50 %，但频率越高杂散越多，实际应用中一般输出频率为时钟频率的40 %，而DDS的数字化结构使其时钟频率不能太高，因此，DDS的相对带宽很有限。在DDS需要输出较宽的频率带宽时，如果用常用的DDS+PLL方案，对DDS的输出用锁相环进行倍频，这样可以提高输出频率，但整个频率综合系统的频率分辨率会降低，并且锁相环输出稳定频率需要一定的锁定时间，这样就使系统失去了捷变频的特性...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。