技术编号：9922889
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。随着半导体元件的尺寸日益缩减，为了达到高密度以及高效能的目标，半导体元件的制造方式也演变成以垂直方向向上堆叠，以更有效利用晶圆面积。在垂直式记忆元件中，当元件结构往上堆叠的同时，各元件之间的相对关系以及堆叠结构的架构也变得复杂。举例而言，在形成高深宽比(higher aspect rat1, HAR)结构时，例如是高深宽比的沟渠，所要面临的挑战为沟渠两旁的结构容易会有弯曲或倒塌的现象发生。此现象除了造成后续工艺接续上的困难，也会造成半导体元件在电性测试时有...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。