专利名称：一种用于计算机硬件课程共享实验设备的方法及装置的制作方法
技术领域：
本发明涉及一种用于计算机硬件课程共享实验设备的方法及装置，属于计算机实验仪器领域。
背景技术：
高校计算机及其相关专业硬件课程实践教学的重要性不言而喻，但长期以来，各门课程的实验平台相对独立。如计算机组成原理TEC系列实验箱、微机原理与接口的TPC系列实验箱、数字逻辑电路的TPE和TDS系列实验箱、单片机和嵌入式系统的TEB系列实验箱等。这些箱式实验平台普遍存在以下几个方面的问题，首先，实验平台成本较高，其控制电路由单片机和相关逻辑组成，设计固定、控制复杂，不便于实验系统的升级和功能扩展，除非更换实验平台；其次，一门课程一个平台，开设了多少门课就可能需要多少个平台，没有充分利用实验环境，资源利用率低；另外，对学生而言，一门课需要学习一个新的平台，课程结束这个平台也可能不会再用，这样增加了学生负担，也会造成了知识掌握不牢固、学艺不精的状况。为了改变这种状况，国内有些高水平大学直接采用通用的FPGA开发板作为硬件课程的实验平台，这些大学的数字逻辑、组成原理、系统结构、接口技术及嵌入式系统等硬件实验都在FPGA开发板上设计实现,如Xilinx Spartan系列开发板和ALTERA DE2系列开发板等。通用FPGA开发板方式解决了独立实验箱存在的问题，降低了成本，提高了实验资源利用率，减轻了学生需要学习多个实验平台的负担，但仍存在一些问题，如验证实验结果时，需要将内部逻辑引出到芯片的外部引脚上，此时，实验者的输入、输出数量受到FPGA引脚的限制，从而限制了实验者设计的灵活性和设计规模，又如缺乏通用的实验软件，导致实验现象不直观、实验调试不方便，学生设计完成后，除了通过仿真来检查实验设计的正确性夕卜，只能通过开发板开关输入信息、通过指示灯显示结果的方式来验证和判断设计的正确性。
发明内容
为了解决上述现有技术中存在的问题，本发明提出一种用于计算机硬件课程共享实验设备的方法及装置，该方法及装置可以实现多门硬件课程对实验设备的需求，可满足不同课程实验内容的要求，提高了实验设备的利用率，大大节省实验成本，同时可以直观地显示实验结果，便于教师与学生的使用和操作。为了实现上述发明目的，本发明提出了这样一种技术方案一种用于计算机硬件课程共享实验设备的方法，包括以下步骤(I)将通用FPGA开发板与计算机通过USB总线相连；(2)计算机安装具有自定义功能的实验软件；(3)在FPGA内设计接口电路，通过通用内部端口与学生实验模块连接；(4)在FPGA内设计控制电路，控制实验软件与学生实验模块间的数据通信，所述控制电路通过USB总线与计算机相连,通过Avalon总线与接口电路相连。其中，步骤(2)中的实验软件以图形化的界面为实验者提供通用的实验操作平台，以自定义的方式为不同的硬件课程的实验提供统一的操作界面，通过按需动态加载实验原理图达到操作界面与实验内容的一致性；通过在原理图上任意添加并配置虚拟端口、利用虚拟端口实现实验数据及命令的输入和实验结果及中间数据的显示的方法。其中，步骤(3 )中的接口电路是自定义逻辑，由一组基本PIO组成，提供两类端口，一类面向Avalon总线,一类面向学生实验模块。其中，步骤(4)中的控制电路是嵌入在FPGA内以NIOS为核心的的SOPC系统，通过执行NIOS程序接收实验软件的命令和数据，解析后传送给学生实验模块，封装学生实验模块的输出传送给实验软件，实现实验软件与学生实验模块间的数据通信。同时，本发明还提出了一种用于计算机硬件课程共享实验设备的装置，包括计算机、控制电路、接口电路和学生实验模块；其中计算机安装具有自定义功能的实验软件；控制电路控制实验软件与学生实验模块间的数据通信，并与计算机通过USB总线相连；接口电路连接控制电路和学生实验模块，并与控制电路通过Avalon总线相连，学生实验模块是学生实验设计的承载载体，并与接口电路通过通用内部端口相连。进一步地，上述控制电路包括NIOS软核处理器、USB接口逻辑、存储器模块和JTAG接口逻辑,它们之间通过Avalon总线连接。进一步地，上述接口电路是自定义逻辑，由一组基本PIO组成，提供两类端口，一类面向Avalon总线，一类面向学生实验模块。更近一步地，控制电路、接口电路和学生实验模块在通用FPGA开发板上设计实现，其中控制电路、接口电路固化在FPGA内，学生实验模块由学生设计并在FPGA内实现。其中，开发板选用ALTERA DE2-115开发板。上述技术方案有以下有益效果本方法及装置满足了数字逻辑电路、计算机组成原理、系统结构、接口技术及嵌入式系统等硬件实验对实验设备的要求，充分利用实验环境，提高资源利用率；便于实验系统的升级和功能扩展；减轻了学生需要学习多个实验平台的负担，同时实验软件为使用者提供更直观的实验过程与结果，便于学生和教师的使用和操作。
图1为本发明的逻辑结构图。图2为本发明的实验软件流程图。图3为本发明的实验软件添加并配置输入输出接口的流程图。图4为计算机组成原理加减运算电路实验整体测试界面图。图5为计算机组成原理加减运算电路实验局部测试界面图。
具体实施例方式下面结合附图和具体施实例对本发明做进一步描述本发明提出了一种用于计算机硬件课程共享实验设备的方法，包括(I)将通用FPGA开发板与计算机通过USB总线相连；
(2)计算机安装具有自定义功能的实验软件；(3)在FPGA内设计接口电路，通过通用内部端口与学生实验模块连接；(4)在FPGA内设计控制电路，控制实验软件与学生实验模块间的数据通信，所述控制电路通过USB总线与计算机相连,通过Avalon总线与接口电路相连。本发明的优选实施例基于计算机和ALTERA DE2-115开发板，如图1所示，包括计算机、控制电路、接口电路和学生实验模块四个部分；其中学生实验模块是ALTERA DE2-115开发板FPGA内的自由区域，实验内容由实验者设计实现，可以是不同硬件课程的实验内容；计算机通过运行EDA开发软件完成实验的硬件设计并下载，然后运行PC机实验软件，以图形化的界面完成实验过程的控制，通过加载实验原理图、添加并配置虚拟端口、利用虚拟端口完成实验数据的输入和实验结果及中间数据的显示；控制电路由基于FPGA的以NIOS处理器为核心的SOPC系统组成，通过NIOS处理器执行NIOS软件为计算机和实验模块之间的数据通信提供服务；接口电路连接控制电路和学生实验模块，为学生实验模块提供通用的内部端口 ；控制电路、接口电路和学生实验模块集成在一块FPGA芯片内部。如图1所示，控制电路是嵌入在FPGA内以NIOS为核心的的SOPC系统，通过执行NIOS程序接收实验软件的命令和数据，解析后传送给学生实验模块，封装学生实验模块的输出传送给实验软件，实现实验软件与学生实验模块间的数据通信。控制电路包括NIOS软核处理器、USB接口逻辑、存储器模块和JTAG接口逻辑，它们之间通过Avalon总线连接；其中，NIOS II软核处理器执行NIOS程序，一方面与PC机实验软件通信，另一方面直接访问硬件，完成对实验模块的读写，以实现PC机实验软件与实验模块的数据通信；存储器模块为NIOS软核处理器执行程序提供存储空间；USB接口逻辑，实现PC机实验软件通过USB总线和NIOS系统间的数据交换JTAG接口逻辑由JTAG UART组成，连接DE2-70开发板上的UBS Blaster接口，实验者在PC机上用Quartus II完成硬件的设计，通过此接口将设计下载到开发板的FPGA。图1中的接口电路为实验模块提供通用的内部端口，由一组基本PIO组成，提供两类端口，一类面向Avalon总线，与控制电路相连；一类面向学生实验模块，由实验模块调用。PIO的个数、方向和宽度都可以自定义，以满足不同课程实验内容的要求。图2为本发明的实验软件以图形化的界面为实验者提供通用的实验操作平台，以自定义的方式为不同的硬件课程的实验提供统一的操作界面，通过按需动态加载实验原理图达到操作界面与实验内容的一致性；通过在原理图上任意添加并配置虚拟端口、利用虚拟端口实现实验数据及命令的输入和实验结果及中间数据的显示的方法，以满足实验者的输入输出的需求。为了使实验软件具有通用性，实验软件本身不限制实验内容，通过导入实验原理图的方式来实现实验内容与实验操作界面的一致性；通过在实验原理图上添加虚拟输入端口实现实验数据的输入，以替代传统实验箱的开关输入；通过在实验原理图上添加虚拟输出端口实现实验结果的输出，以替代传统实验箱的指示灯显示。图3为本发明的实验软件添加并配置虚拟输入输出端口的流程图。为了使实验操作更方便、可靠、直观，本发明实施例实验软件利用文本框作为实验的虚拟输入输出端口，采用动态生成文本框的方法，实验者可根据需要任意添加虚拟输入和输出端口，该端口可以是实验模块的输入输出端口，也可以对应中间的任意部件。虚拟端口可以根据需要任意添加，因此可以对实验整体或者某个局部进行测试与验证。图4中，Edit_no是动态生成文本框的计数变量，Edit_config数组记载文本框的配置信息。初始化工作将文本框计数变量Edit_no和记载配置信息的数组Edit_config清O。之后,每添加一个文本框,计数变量加1，每配置一个文本框，就修改配置数组相应的信息。数组Edit_config的元素下标与文本框的序号对应，元素值是与文本框相对应的低层硬件端口的序号，如Edit_config[X]的值为y，表示第X文本框与低层y端口对应。文本框添加结束，实验者就可以通过输入文本框输入数据，并组织数据送输入缓冲区，最后传送到下层的实验模块，从输出端口读取实验结果并显示在输出文本框。其中输入缓冲区的结构定义如表I所示。表I输入缓冲区结构
权利要求
1.一种用于计算机硬件课程共享实验设备的方法，其特征在于，包括以下步骤: (1)将通用FPGA开发板与计算机通过USB总线相连； (2)计算机安装具有自定义功能的实验软件； (3)在FPGA内设计接口电路，通过通用内部端口与学生实验模块连接； (4)在FPGA内设计控制电路，控制实验软件与学生实验模块间的数据通信，所述控制电路通过USB总线与计算机相连,通过Avalon总线与接口电路相连。
2.如权利要求1所述的一种用于计算机硬件课程共享实验设备的方法，其特征在于，所述步骤(2)中的实验软件以图形化的界面为实验者提供通用的实验操作平台，以自定义的方式为不同的硬件课程的实验提供统一的操作界面，通过按需动态加载实验原理图达到操作界面与实验内容的一致性；通过在原理图上任意添加并配置虚拟端口、利用虚拟端口实现实验数据及命令的输入和实验结果及中间数据的显示的方法。
3.如权利要求1所述的一种用于计算机硬件课程共享实验设备的方法，其特征在于，所述步骤(3)中的接口电路是自定义逻辑，由一组基本PIO组成，提供两类端口，一类面向Avalon总线,一类面向学生实验模块。
4.如权利要求1所述的一种用于计算机硬件课程共享实验设备的方法，其特征在于，所述步骤(4)中的控制电路是嵌入在FPGA内以NIOS为核心的的SOPC系统，通过执行NIOS程序接收实验软件的命令和数据，解析后传送给学生实验模块，封装学生实验模块的输出传送给实验软件，实现实验软件与学生实验模块间的数据通信。
5.一种用于计算机硬件课程共享实验设备的装置，其特征在于，包括计算机、控制电路、接口电路和学生实验模块；所述计算机安装具有自定义功能的实验软件；所述控制电路控制实验软件与学生实验模块间的数据通信，并与计算机通过USB总线相连；所述接口电路连接控制电路和学生实验模块，并与控制电路通过Avalon总线相连，所述学生实验模块是学生实验设计的承载载体，并与接口电路通过通用内部端口相连。
6.如权利要求5所述的一种用于计算机硬件课程共享实验设备的装置，其特征在于，所述控制电路包括NIOS软核处理器、USB接口逻辑、存储器模块和JTAG接口逻辑，它们之间通过Avalon总线连接。
7.如权利要求5所述的一种用于计算机硬件课程共享实验设备的装置，其特征在于，所述接口电路是自定义逻辑，由一组基本PIO组成，提供两类端口，一类面向Avalon总线，一类面向学生实验模块。
8.如权利要求5或6或7所述 的一种用于计算机硬件课程共享实验设备的装置，其特征在于，所述控制电路、接口电路和学生实验模块在通用FPGA开发板上设计实现，其中控制电路、接口电路固化在FPGA内，学生实验模块由学生设计并在FPGA内实现。
9.如权利要求8所述的一种用于计算机硬件课程共享实验设备的装置，其特征在于，所述开发板选用ALTERA DE2-115开发板。
全文摘要
本发明属于计算机实验仪器领域，提供一种用于计算机硬件课程共享实验设备的方法及装置。本发明中的方法包括以下步骤将通用FPGA开发板与计算机通过USB总线相连；计算机安装具有自定义功能的实验软件；在FPGA内设计接口电路，通过通用内部端口与学生实验模块连接；在FPGA内设计控制电路，控制实验软件与学生实验模块间的数据通信。本发明满足了数字逻辑电路、计算机组成原理、系统结构、接口技术及嵌入式系统等硬件实验对实验设备的要求，充分利用实验环境，提高资源利用率；便于实验系统的升级和功能扩展；减轻了学生需要学习多个实验平台的负担，同时为使用者提供更直观的实验过程与结果，便于学生和教师的使用和操作。
文档编号G09B19/00GK103077636SQ20131003616
公开日2013年5月1日 申请日期2013年1月30日 优先权日2013年1月30日
发明者丁伟, 肖铁军 申请人:江苏大学