显示面板的制作方法
【专利摘要】本发明实施例公开了一种显示面板，其包括扫描线、数据线、设置于相邻扫描线之间的公共电极线、包围扫描线、数据线及公共电极线的布线区及测试引脚。该扫描线与数据线相交以定义呈矩阵排列的像素单元。每个像素单元内设置有与对应数据线相连的像素电极。该像素单元包括位于显示区域内以显示图像的显示像素及位于显示区域边缘处的虚拟像素。该显示像素的像素电极与公共电极线绝缘间隔。该虚拟像素的像素电极与公共电极线通过一连接孔相连。该虚拟像素的扫描线、数据线及公共电极线分别通过布线区内的连接线与对应的测试引脚相连。
【专利说明】显示面板
【技术领域】
[0001]本发明涉及显示面板领域，尤其涉及一种显示面板的测试线路结构。
【背景技术】
[0002]现有显示面板一般会在面板的边缘区域设置用于测试的引脚以对面板线路的电学特性进行测试。然而，现有显示面板上的这些测试引脚大多设置在面板的成膜有效区外，其电学特性与成膜有效区内的线路差异较大，从而导致通过该引脚测得的结果不可靠。
[0003]因此，需要提供能够解决上述问题的线路修补方法及线路修补结构。
【发明内容】
[0004]为了解决上述技术问题，本发明提供了一种显示面板，其包括沿第一方向延伸的多条扫描线、沿第二方向延伸并与所述扫描线相交的多条数据线、设置于相邻两条扫描线之间并与所述扫描线平行的公共电极线、包围所述扫描线、数据线及公共电极线的布线区及用于测试的多个测试引脚。所述扫描线及数据线定义出多个呈矩阵排列的像素单元。每个像素单元内设置有与对应数据线相连接的像素电极。所述像素单元包括位于显示区域内用于显示图像的显示像素及位于所述显示区域边缘处的虚拟像素。所述显示像素的像素电极与公共电极线相互绝缘间隔。所述虚拟像素的像素电极与公共电极线通过一连接孔相连接，所述虚拟像素的扫描线、数据线及公共电极线分别通过布线区内的连接线路与对应的测试引脚相连。
[0005]其中，所述每个像素单元内于扫描线与数据线相交处设置有的薄膜电晶体，所述薄膜电晶体包括与扫描线相连的栅极、设置在栅极上的栅极绝缘层、设置在栅极绝缘层上的半导体层、分别与所述半导体层电连接的源极与漏极以及覆盖所述源极与漏极的钝化层。
[0006]其中，所述源极与漏极之间开设有向内延伸至所述半导体层的凹孔。所述钝化层填充入所述凹孔内以将所述源极与漏极相互绝缘。所述源极的一端与数据线相连接。所述源极的另一端通过半导体层与漏极相连接。所述漏极与半导体层相对的另一端与所述像素电极相连接。
[0007]其中，所述源极及漏极与所述半导体层之间设置有欧姆接触层。
[0008]其中，所述虚拟像素内覆盖在所述公共电极线上的栅极绝缘层及钝化层对应所述公共电极线开设有连接孔。所述虚拟像素内的像素电极通过所述连接孔与公共电极相连接。
[0009]其中，所述栅极绝缘层及钝化层的材料均为氮硅化合物。所述半导体层的材料为
非晶硅。
[0010]其中，所述测试引脚包括与奇数排虚拟像素的扫描线连接的奇数虚拟扫描引脚、与偶数排虚拟像素的扫描线连接的偶数虚拟扫描引脚、与奇数列虚拟像素的数据线连接的奇数虚拟数据引脚、与偶数列虚拟像素的数据线连接的偶数虚拟数据引脚、与奇数排显示像素的扫描线连接的奇数显示扫描引脚、与偶数排显示像素的扫描线连接的偶数显示扫描引脚、与传输红色显示信号的数据线相连接的红色数据引脚、与传输绿色显示信号的数据线相连接的绿色数据引脚、与传输蓝色显示信号的数据线相连接的蓝色数据引脚以及与所述公共电极线连接的公共引脚。
[0011]其中，所述虚拟像素为分别设置在显示区域的四个边角处的第一虚拟像素、第二虚拟像素、第三虚拟像素及第四虚拟像素。所述第一虚拟像素的扫描线与所述奇数虚拟扫描引脚连接。所述第一虚拟像素的数据线与所述偶数虚拟数据引脚连接。所述第一虚拟像素的公共电极线与所述公共引脚连接。所述第二虚拟像素的扫描线与所述偶数虚拟扫描引脚连接。所述第二虚拟像素的数据线与所述偶数虚拟数据引脚连接。所述第二虚拟像素的公共电极线与所述公共引脚连接。所述第三虚拟像素的扫描线与所述偶数虚拟扫描引脚连接。所述第三虚拟像素的数据线与所述奇数虚拟数据引脚连接。所述第三虚拟像素的公共电极线与所述公共引脚连接。所述第四虚拟像素的扫描线与所述奇数虚拟扫描引脚连接。所述第四虚拟像素的数据线与所述奇数虚拟数据引脚连接。所述第四虚拟像素的公共电极线与所述公共引脚连接。
[0012]其中，所述虚拟像素包括分别沿矩形显示区域相互平行的两条长边边缘设置的第一虚拟像素组及第二虚拟像素组。所述第一虚拟像素组及第二虚拟像素组分别包括多个依次排列的虚拟像素。所述第一虚拟像素组内的多个虚拟像素共用一条扫描线并连接至奇数虚拟扫描引脚。所述第一虚拟像素组内的多个虚拟像素的数据线分别连接至红色数据引脚、绿色数据引脚或蓝色数据引脚。所述第一虚拟像素组内的多个虚拟像素的公共电极线连接至公共引脚。所述第二虚拟像素组内的多个虚拟像素共用一条扫描线并连接至偶数虚拟扫描引脚。所述第二虚拟像素组内的多个虚拟像素的数据线分别连接至红色数据引脚、绿色数据弓I脚或蓝色数据引脚。所述第一虚拟像素组内的多个虚拟像素的公共电极线连接至公共引脚。
[0013]其中，所述虚拟像素包括分别沿矩形显示区域相互平行的两条短边边缘设置的第三虚拟像素组及第四虚拟像素组。所述第三虚拟像素组及第四虚拟像素组分别包括多个依次排列的虚拟像素。所述第三虚拟像素组内的多个虚拟像素的扫描线分别连接至奇数虚拟扫描引脚或偶数虚拟扫描引脚。所述第三虚拟像素组内的多个虚拟像素的数据线连接至偶数虚拟数据引脚。所述第三虚拟像素组内的多个虚拟像素的公共电极线连接至公共引脚。所述第四虚拟像素组内的多个虚拟像素的扫描线分别连接至奇数虚拟扫描引脚或偶数虚拟扫描引脚。所述第四虚拟像素组内的多个虚拟像素的数据线连接至偶数虚拟数据引脚。所述第四虚拟像素组内的多个虚拟像素的公共电极线连接至公共引脚。
[0014]本发明所提供的显示面板通过搭配不同的测试引脚可灵活地选择对显示区域内对应的虚拟像素进行测试。其次，通过在虚拟像素中穿孔连接像素电极及公共电极线使得所述显示面板仅借助外围的引脚便可以对显示区域内像素单元的电信进行测试。
【专利附图】
【附图说明】
[0015]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是本发明第一实施例所提供的显示面板的结构示意图；
[0017]图2是图1中的显示像素的结构示意图；
[0018]图3是图1中的虚拟像素的结构示意图；
[0019]图4是图2中沿IV-1V线的剖视图；
[0020]图5是图2中沿V-V线的剖视图；
[0021]图6是图3中沿V1-VI线的剖视图；
[0022]图7是图1中VII部分的放大图；
[0023]图8本发明第二实施例所提供的显示面板的结构示意图；
[0024]图9是本发明第三实施例所提供的显示面板的结构示意图。
【具体实施方式】
[0025]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026]请一并参阅图1、图2及图3所示，本发明第一实施例所提供显示面板I包括沿第一方向延伸的多条扫描线10、沿第二方向延伸并与所述扫描线10相交的多条数据线12、设置于相邻两条扫描线10之间并与所述扫描线10平行的公共电极线14、包围所述扫描线10、数据线12及公共电极线14的布线区16及用于测试的多个测试引脚18。所述扫描线10及数据线12定义出多个呈矩阵排列的像素单元20。每个像素单元20内设置有与对应数据线12相连接的像素电极15。所述像素单元20包括位于显示区域21内用于显示图像的显示像素22及位于所述显示区域21边缘处的虚拟像素24。所述显示像素22的像素电极15与公共电极线14相互绝缘间隔。所述虚拟像素24的像素电极15与公共电极线14通过一连接孔相连接。所述虚拟像素24的扫描线10、数据线12及公共电极线14分别通过布线区16内的连接线路与测试引脚18相连。在本实施例中，所述显示面板I为薄膜电晶体(Thin Film Transistor, TFT)阵列基板。
[0027]如图4所示，所述每个像素单元20内于扫描线10与数据线12相交处设置有的TFT结构11。所述TFT结构11包括栅极110、栅极绝缘层111、半导体层112、欧姆接触层113、源极114、漏极115及钝化层116。所述栅极110与扫描线10相连接。所述栅极绝缘层111设置在所述栅极110上。所述半导体层112设置在所述栅极绝缘层111上。所述欧姆接触层113设置在半导体层112上。所述欧姆接触层113上铺设有一导体层，所述导体层上对应栅极110的位置开设有一延伸至半导体层112内的凹孔117以将所述导体层分隔为所述源极114与漏极115。所述源极114的一端与数据线12相连接，另一端通过所述半导体层112与所述漏极115相连接。所述钝化层116覆盖所述导体层并填充入所述凹孔117内以将所述源极114与漏极115相互绝缘。所述钝化层116对应于漏极115与半导体层112相对的另一侧开设有通孔118，所述像素电极15的一端通过该通孔118与漏极115相连接。
[0028]在本实施例中，所述栅极绝缘层111为两层。所述栅极绝缘层111及钝化层116的材料均为氮硅化合物。所述半导体层112的材料为非晶硅。可以理解的是，在其他实施例中，所述半导体层112的材料还可以采用多晶硅。
[0029]如图5及图6所示，所述公共电极线14由每个像素单元20的中部沿平行扫描线10的方向穿过。所述显示像素22内的栅极绝缘层111延伸并覆盖公共电极线14。所述显示像素22内的钝化层116同样延伸并覆盖所述栅极绝缘层111上。所述显示像素22内的像素电极15设置在钝化层116上与所述公共电极线14绝缘。所述虚拟像素24内覆盖在所述公共电极线14上的栅极绝缘层111及钝化层116对应所述公共电极线14开设有连接孔119。所述虚拟像素24内的像素电极15通过所述连接孔119与公共电极相连接。
[0030]在本实施例，所述显示区域21为位于显示面板I中心的矩形区域。所述显示区域21内的像素单元20为显示像素22。所述虚拟像素24为分别设置在显示区域21的四个边角处的第一虚拟像素241、第二虚拟像素242、第三虚拟像素243及第四虚拟像素244。
[0031]如图7所示，所述测试引脚18包括与奇数排虚拟像素24的扫描线10连接的奇数虚拟扫描引脚gate_dummy_odd、与偶数排虚拟像素24的扫描线10连接的偶数虚拟扫描引脚gate_dummy_even、与奇数列虚拟像素24的数据线12连接的奇数虚拟数据引脚data_dummy_odd、与偶数列虚拟像素24的数据线12连接的偶数虚拟数据引脚data_dummy_even、与奇数排显示像素22的扫描线10连接的奇数显示扫描引脚gate_odd、与偶数排显示像素22的扫描线10连接的偶数显示扫描引脚gate_eVen、与传输红色显示信号的数据线12相连接的红色数据引脚data_red、与传输绿色显示信号的数据线12相连接的绿色数据引脚data_green、与传输蓝色显示信号的数据线12相连接的蓝色数据引脚data_blue以及与所述公共电极线14连接的公共引脚A_comm。
[0032]所述第一虚拟像素241的扫描线10与所述奇数虚拟扫描引脚gate_dummy_odd连接。所述第一虚拟像素241的数据线12与所述偶数虚拟数据引脚data_dummy_even连接。所述第一虚拟像素241的公共电极线14与所述公共引脚八_00_连接。所述第二虚拟像素242的扫描线10与所述偶数虚拟扫描引脚gate_dummy_even连接。所述第二虚拟像素242的数据线12与所述偶数虚拟数据引脚data_dummy_even连接。所述第二虚拟像素242的公共电极线14与所述公共引脚八_(:0臟连接。所述第三虚拟像素243的扫描线10与所述偶数虚拟扫描引脚gate_dummy_even连接。所述第三虚拟像素243的数据线12与所述奇数虚拟数据引脚data_dummy_odd连接。所述第三虚拟像素243的公共电极线14与所述公共引脚A_comm连接。所述第四虚拟像素244的扫描线10与所述奇数虚拟扫描引脚gate_dummy_odd连接。所述第四虚拟像素244的数据线12与所述奇数虚拟数据引脚data_dummy_odd连接。所述第四虚拟像素244的公共电极线14与所述公共引脚八_(:0111111连接。因所述虚拟像素24的像素电极15与公共电极线14相连接，所以配合测试不同的奇/偶虚拟扫描引脚及奇/偶虚拟数据引脚的组合以选中对应的虚拟像素24并输入测试信号，再通过与虚拟像素24的公共电极线14相连接的公共引脚A_comm可测得虚拟像素24的像素电极15上所接收的测试信号，从而判断经由与所述虚拟像素24相同制作工艺一起制成的显示像素22的电学品质。
[0033]如图8所示，本发明第二实施例所提供的显示面板2的结构与第一实施例的显示面板I的结构基本相同，其区别在于:所述虚拟像素25包括分别沿所述显示区域26相互平行的两条长边边缘设置的第一虚拟像素组251及第二虚拟像素组252。所述第一虚拟像素组251及第二虚拟像素组252分别包括多个依次排列的虚拟像素25。所述第一虚拟像素组251内的多个虚拟像素25共用一条扫描线10并连接至奇数虚拟扫描引脚gate_dummy_odd。所述第一虚拟像素251组内的多个虚拟像素25的数据线12分别连接至红色数据引脚data_red、绿色数据引脚data_green或蓝色数据引脚data_blue。所述第一虚拟像素251组内的多个虚拟像素25的公共电极线14连接至公共引脚八_00_。所述第二虚拟像素组252内的多个虚拟像素25共用一条扫描线10并连接至偶数虚拟扫描引脚gate_dummy_even。所述第二虚拟像素组252内的多个虚拟像素的数据线12分别连接至红色数据引脚data_red、绿色数据引脚data_green或蓝色数据引脚data_blue。所述第一虚拟像素251组内的多个虚拟像素的公共电极线14连接至公共引脚八_(:0111111。本发明第二实施例所提供的显示面板2通过切换奇/偶虚拟扫描引脚可以测试沿显示面板2长度方向设置的两组虚拟像素25的电学平均值。
[0034]如图9所示，本发明第三实施例所提供的显示面板3的结构与第一实施例的显示面板I的结构基本相同，其区别在于:所述虚拟像素34包括分别沿所述显示区域31相互平行的两条短边边缘设置的第三虚拟像素组341及第四虚拟像素组342。所述第三虚拟像素组341及第四虚拟像素组342分别包括多个依次排列的虚拟像素34。所述第三虚拟像素组341内的多个虚拟像素34的扫描线10分别连接至奇数虚拟扫描引脚gate_dummy_odd或偶数虚拟扫描引脚gate_dummy_even。所述第三虚拟像素组341内的多个虚拟像素34的数据线12连接至偶数虚拟数据引脚data_dummy_even。所述第三虚拟像素组341内的多个虚拟像素34的公共电极线14连接至公共引脚八_(:0111111。所述第四虚拟像素组342内的多个虚拟像素34的扫描线10分别连接至奇数虚拟扫描引脚gate_dummy_odd或偶数虚拟扫描引脚gate_dummy_even。所述第四虚拟像素组342内的多个虚拟像素34的数据线12连接至偶数虚拟数据引脚data_dummy_even。所述第四虚拟像素组342内的多个虚拟像素34的公共电极线14连接至公共引脚A_Comm。本发明第三实施例所提供的显示面板3通过切换奇/偶虚拟数据引脚可以测试沿显示面板3短边设置的两组虚拟像素34的电学平均值。
[0035]本实施例所提供的显示面板I通过搭配不同的测试引脚18可灵活地选择对显示区域21内对应的虚拟像素24进行测试。其次，通过在虚拟像素24中穿孔连接像素电极15及公共电极线14使得所述显示面板I仅借助外围的引脚便可以对显示区域21内像素单元20的电信进行测试。
[0036]以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
【权利要求】
1.一种显不面板(I)，其包括沿第一方向延伸的多条扫描线(10)、沿第二方向延伸并与所述扫描线(10)相交的多条数据线(12)、设置于相邻两条扫描线(10)之间并与所述扫描线(10)平行的公共电极线(14)、包围所述扫描线(10)、数据线(12)及公共电极线(14)的布线区(16)及用于测试的多个测试引脚(18)，所述扫描线(10)及数据线(12)定义出多个呈矩阵排列的像素单元(20)，每个像素单元(20)内设置有与对应数据线(12)相连接的像素电极(15)，所述像素单元(20)包括位于显示区域(21)内用于显示图像的显示像素(22)及位于所述显示区域(21)边缘处的虚拟像素(24)，所述显示像素(22)的像素电极(15)与公共电极线(14)相互绝缘间隔，所述虚拟像素(24)的像素电极(15)与公共电极线(14)通过一连接孔(119)相连接，所述虚拟像素(24)的扫描线(10)、数据线(12)及公共电极线(14)分别通过布线区(16)内的连接线路与对应的测试引脚(18)相连。
2.如权利要求1所述的显示面板(I)，其特征在于，所述每个像素单元(20)内于扫描线(10)与数据线(12)相交处设置有的薄膜电晶体，所述薄膜电晶体包括与扫描线(10)相连的栅极(110)、设置在栅极(110)上的栅极绝缘层(111)、设置在栅极绝缘层(111)上的半导体层(112)、分别与所述半导体层(112)电连接的源极(114)与漏极(115)以及覆盖所述源极(114)与漏极(115)的钝化层(116)。
3.如权利要求2所述的显示面板(I)，其特征在于，所述源极(114)与漏极(115)之间开设有向内延伸至所述半导体层(112)的凹孔(117)，所述钝化层(116)填充入所述凹孔(117)内以将所述源极(114)与漏极(115)相互绝缘，所述源极(114)的一端与数据线(12)相连接，所述源极(114)的另一端通过半导体层(112)与漏极(115)相连接，所述漏极(115)与半导体层(112)相对的另一端与所述像素电极(15)相连接。
4.如权利要求2所述的显示面板(I)，其特征在于，所述源极(114)及漏极(115)与所述半导体层(112)之间设置有欧姆接触层(113)。
5.如权利要求2所述的显示面板(I)，其特征在于，所述虚拟像素(24)内覆盖在所述公共电极线(14)上的栅极绝缘层(111)及钝化层(116)对应所述公共电极线(14)开设有连接孔(119)，所述虚拟像素(24)内的像素电极(15)通过所述连接孔(119)与公共电极线(14)相连接。
6.如权利要求2所述的显示面板(I)，其特征在于，所述栅极绝缘层(111)及钝化层(116)的材料均为氮硅化合物，所述半导体层(112)的材料为非晶硅。
7.如权利要求1至6中任意一项所述的显示面板(I)，其特征在于，所述测试引脚(18)包括与奇数排虚拟像素(24)的扫描线(10)连接的奇数虚拟扫描引脚(gate_dummy_odd)、与偶数排虚拟像素(24)的扫描线(10)连接的偶数虚拟扫描引脚(gate_du_y_even)、与奇数列虚拟像素(24)的数据线(12)连接的奇数虚拟数据引脚(data_dummy_0dd)、与偶数列虚拟像素(24)的数据线(12)连接的偶数虚拟数据引脚(data_du_y_eVen)、与奇数排显示像素(22)的扫描线(10)连接的奇数显示扫描引脚(gate_odd)、与偶数排显示像素(22)的扫描线(10)连接的偶数显示扫描引脚(gate_eVen)、与传输红色显示信号的数据线(12)相连接的红色数据引脚(data_red)、与传输绿色显示信号的数据线(12)相连接的绿色数据引脚(data_green)、与传输蓝色显示信号的数据线(12)相连接的蓝色数据引脚(data_blue)以及与所述公共电极线(14)连接的公共引脚(A_comm)。
8.如权利要求7所述的显示面板(I)，其特征在于，所述虚拟像素(24)为分别设置在显示区域(21)的四个边角处的第一虚拟像素(241)、第二虚拟像素(242)、第三虚拟像素(243)及第四虚拟像素(244)，所述第一虚拟像素(241)的扫描线(10)与所述奇数虚拟扫描引脚(gate_dummy_0dd)连接，所述第一虚拟像素(241)的数据线(12)与所述偶数虚拟数据引脚(data_dummy_even)连接,所述第一虚拟像素(241)的公共电极线(14)与所述公共引脚(A_Comm)连接，所述第二虚拟像素(242)的扫描线(10)与所述偶数虚拟扫描引脚(gate_dummy_even)连接,所述第二虚拟像素(242)的数据线(12)与所述偶数虚拟数据引脚(data_dummy_even)连接,所述第二虚拟像素(242)的公共电极线(14)与所述公共引脚(A_Comm)连接，所述第三虚拟像素(243)的扫描线(10)与所述偶数虚拟扫描引脚(gate_dummy_even)连接,所述第三虚拟像素(243)的数据线(12)与所述奇数虚拟数据引脚(data_dummy_odd)连接,所述第三虚拟像素(243)的公共电极线(14)与所述公共引脚(A_Comm)连接，所述第四虚拟像素(244)的扫描线(10)与所述奇数虚拟扫描引脚(gate_dummy_odd)连接，所述第四虚拟像素(244)的数据线(12)与所述奇数虚拟数据引脚(data_dummy_odd)连接,所述第四虚拟像素(244)的公共电极线(14)与所述公共引脚(A_comm)连接。
9.如权利要求7所述的显示面板(I)，其特征在于，所述虚拟像素(25)包括分别沿矩形显示区域(21)相互平行的两条长边边缘设置的第一虚拟像素组(251)及第二虚拟像素组(252)，所述第一虚拟像素组(251)及第二虚拟像素组(252)分别包括多个依次排列的虚拟像素(25)，所述第一虚拟像素组(251)内的多个虚拟像素共用一条扫描线(10)并连接至奇数虚拟扫描引脚(gate_dummy_odd)，所述第一虚拟像素组(251)内的多个虚拟像素(25)的数据线(12)分别连接至红色数据引脚(data_red)、绿色数据引脚(data_green)或蓝色数据引脚(data_blue)，所述第一虚拟像素组(251)内的多个虚拟像素(25)的公共电极线(14)连接至公 共引脚(A_Comm)，所述第二虚拟像素组(252)内的多个虚拟像素(25)共用一条扫描线(10)并连接至偶数虚拟扫描引脚(gate_du_y_even),所述第二虚拟像素组(252)内的多个虚拟像素(25)的数据线(12)分别连接至红色数据引脚(data_red)、绿色数据引脚(data_green)或蓝色数据引脚(data_blue),所述第一虚拟像素组(251)内的多个虚拟像素(25)的公共电极线(14)连接至公共引脚(A_comm)。
10.如权利要求7所述的显示面板(I)，其特征在于，所述虚拟像素(34)包括分别沿矩形显示区域(21)相互平行的两条短边边缘设置的第三虚拟像素组(341)及第四虚拟像素组(342)，所述第三虚拟像素组(341)及第四虚拟像素组(342)分别包括多个依次排列的虚拟像素(34)，所述第三虚拟像素组(341)内的多个虚拟像素(34)的扫描线(10)分别连接至奇数虚拟扫描引脚(gate_dummy_odd)或偶数虚拟扫描引脚(gate_dummy_even),所述第三虚拟像素组(341)内的多个虚拟像素(34)的数据线(12)连接至偶数虚拟数据引脚(data_dummy_even)，所述第三虚拟像素组(341)内的多个虚拟像素(34)的公共电极线(14)连接至公共引脚(A_comm)，所述第四虚拟像素组(342)内的多个虚拟像素的扫描线(10)分别连接至奇数虚拟扫描引脚(gate_dummy_odd)或偶数虚拟扫描引脚(gate_dummy_even)，所述第四虚拟像素组(342)内的多个虚拟像素(34)的数据线(12)连接至偶数虚拟数据引脚(data_dummy_even)，所述第四虚拟像素组(342)内的多个虚拟像素(34)的公共电极线(14)连接至公共引脚(A_comm)。
【文档编号】G09G3/00GK103761935SQ201410028455
【公开日】2014年4月30日 申请日期:2014年1月21日 优先权日:2014年1月21日
【发明者】柴立 申请人:深圳市华星光电技术有限公司