一种像素电路、有机电致发光显示面板及显示装置制造方法

一种像素电路、有机电致发光显示面板及显示装置制造方法
【专利摘要】本发明公开了一种像素电路、有机电致发光显示面板及显示装置，包括：驱动晶体管、发光器件、复位控制模块、补偿控制模块、数据写入模块、发光控制模块和稳压模块；由于像素电路中的补偿控制模块可以补偿阈值电压的漂移，因此，在发光显示时，可以使驱动晶体管驱动发光器件发光的工作电流仅与数据信号的电压和复位信号的电压有关，与阈值电压和第二电压源无关，能避免阈值电压和IRDrop对流过发光器件的电流的影响，从而使驱动发光器件发光的工作电流保持一致，提高了显示装置显示区域图像亮度的均匀性。
【专利说明】一种像素电路、有机电致发光显示面板及显示装置

【技术领域】
[0001] 本发明涉及有机电致发光【技术领域】，尤其涉及一种像素电路、有机电致发光显示 面板及显示装置。

【背景技术】
[0002] 有机发光显示器（Organic Light Emitting Diode,0LED)是当今平板显示器研究 领域的热点之一，与液晶显示器相比，0LED具有低能耗、生产成本低、自发光、宽视角及响应 速度快等优点，目前，在手机、PDA、数码相机等平板显示领域，0LED已经开始取代传统的液 晶显示屏（Liquid Crystal Display, LCD)。其中，像素电路设计是0LED显示器核心技术 内容，具有重要的研究意义。
[0003] 与LCD利用稳定的电压控制亮度不同，0LED属于电流驱动，需要稳定的电流来控 制发光。由于工艺制程和器件老化等原因，会使像素电路的驱动晶体管的阈值电压V th存在 不均匀性，这样就导致了流过每个像素点0LED的电流发生变化使得显示亮度不均，从而影 响整个图像的显示效果并且由于电流与驱动管源极即电源电压相关，IR Drop也会造成不 同区域的电流差异，进而造成不同区域的0LED器件出现亮度不均匀现象。
[0004] 例如现有的2T1C的像素电路中，如图1所示，该电路由1个驱动晶体管T2,一个开 关晶体管T1和一个存储电容Cs组成，当扫描线Scan选择某一行时，扫描线Scan输入低电 平信号，P型的开关晶体管T1导通，数据线Data的电压写入存储电容Cs ;当该行扫描结束 后，扫描线Scan输入的信号变为高电平，P型的开关晶体管T1关断，存储电容Cs存储的栅 极电压使驱动晶体管T2产生电流来驱动0LED，保证0LED在一帧内持续发光。其中，驱动晶 体管T2的饱和电流公式为I_ D = K(Vse-Vth)2,正如前述，由于工艺制程和器件老化等原因， 驱动晶体管T2的阈值电压V th会漂移，并且由于电流与电源电压相关，由于IR Drop原因， Vs也会不同。这样就导致了流过每个0LED的电流因驱动晶体管的阈值电压Vth和驱动晶 体管的源极电压VDD的变化而变化，从而导致图像亮度不均匀。


【发明内容】

[0005] 有鉴于此，本发明实施例提供了一种像素电路、有机电致发光显示面板及显示装 置，用以提高显示装置显示区域图像亮度的均匀性。
[0006] 本发明实施例提供的一种像素电路，包括：驱动晶体管、发光器件、复位控制模块、 补偿控制模块、数据写入模块、发光控制模块和稳压模块；其中，
[0007] 所述复位控制模块与第一扫描信号和复位信号相连，用于在所述第一扫描信号的 控制下，将所述复位信号提供给第一节点；所述第一节点位于连接所述复位控制模块、所述 补偿控制模块和所述驱动晶体管的栅极的导线上；
[0008] 所述补偿控制模块与第二扫描信号和所述复位信号相连，用于在所述第二扫描信 号的控制下，将所述复位信号提供给第二节点，并使所述驱动晶体管的栅极与漏极之间处 于导通状态；以及使所述第二节点与所述第一节点之间的电压差保持稳定；所述第二节点 位于连接所述补偿控制模块和所述数据写入模块的导线上；
[0009] 所述数据写入模块与第三扫描信号和数据信号相连，用于在所述第三扫描信号的 控制下，将所述数据信号提供给所述第二节点；
[0010] 所述稳压模块连接于所述第一节点与所述驱动晶体管的源极之间，用于稳定所述 驱动晶体管的栅极电压；
[0011] 所述发光控制模块与发光控制信号、所述发光器件的第一端以及所述驱动晶体管 的漏极相连，用于在所述发光控制信号的控制下，与所述稳压模块共同控制所述驱动晶体 管驱动所述发光器件发光；
[0012] 所述发光器件的第二端与第一电压源相连，所述驱动晶体管的源极与第二电压源 相连，且所述第一电压源的电压小于所述第二电压源的电压。
[0013] 本发明实施例还提供了一种像素电路，包括：第一开关晶体管、第二开关晶体管、 第三开关晶体管、第四开关晶体管、第五开关晶体管、驱动晶体管、第一电容以及第二电容； 其中，
[0014] 所述第一开关晶体管，其栅极与所述第一扫描信号相连，其源极与所述复位信号 相连，其漏极与所述驱动晶体管的栅极相连；
[0015] 所述第二开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述驱动晶体 管的漏极相连，其漏极与所述驱动晶体管的栅极相连；
[0016] 所述第三开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述复位信号 相连，其漏极与所述第四开关晶体管的漏极相连；
[0017] 所述第四开关晶体管，其栅极与所述第三扫描信号相连，其源极与所述数据信号 相连；
[0018] 所述第五开关晶体管，其栅极与所述发光控制信号相连，其源极与所述驱动晶体 管的漏极相连，其漏极与所述发光器件的第一端相连；
[0019] 所述第一电容连接于所述驱动晶体管的栅极与所述第三开关晶体管的漏极之 间；
[0020] 所述第二电容连接于所述驱动晶体管的栅极与源极之间。
[0021] 相应地，本发明实施例还提供了 一种有机电致发光显示面板，包括多个本发明实 施例提供的上述任一种像素电路。
[0022] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任 一种有机电致发光显示面板。
[0023] 本发明实施例提供的上述像素电路、有机电致发光显示面板极显示装置，包括：驱 动晶体管、发光器件、复位控制模块、补偿控制模块、数据写入模块、发光控制模块和稳压模 块；由于像素电路中的补偿控制模块可以补偿阈值电压的漂移，因此，在发光显示时，可以 使驱动晶体管驱动发光器件发光的工作电流仅与数据信号的电压和复位信号的电压有关， 与阈值电压和第二电压源无关，能避免阈值电压和IR Drop对流过发光器件的电流的影响， 从而使驱动发光器件发光的工作电流保持一致，提高了显示装置显示区域图像亮度的均匀 性。

【专利附图】

【附图说明】
[0024] 图1为现有的2T1C的像素电路的结构示意图；
[0025] 图2为本发明实施例提供的像素电路的结构示意图；
[0026] 图3a为本发明实施例提供的像素电路的电路时序示意图之一；
[0027] 图3b为本发明实施例提供的像素电路的电路时序示意图之二；
[0028] 图4a为本发明实施例提供的像素电路的具体结构示意图之一；
[0029] 图4b为本发明实施例提供的像素电路的具体结构示意图之二；
[0030] 图5为本发明实施例提供的有机电致发光显示面板的结构示意图；
[0031] 图6为本发明实施例提供的显示装置的结构示意图。

【具体实施方式】
[0032] 下面结合附图，对本发明实施例提供的像素电路、有机电致发光显示面板及显示 装置的【具体实施方式】进行详细地说明。
[0033] 本发明实施例提供的一种像素电路，如图2所示，包括：驱动晶体管T0、发光器件 D、复位控制模块1、补偿控制模块2、数据写入模块3、发光控制模块4和稳压模块5 ;其中，
[0034] 复位控制模块与第一扫描信号Scanl和复位信号Reset相连，用于在第一扫描信 号Scanl的控制下，将复位信号Reset提供给第一节点A ;第一节点A位于连接复位控制模 块1、补偿控制模块2和驱动晶体管T0的栅极的导线上；
[0035] 补偿控制模块2与第二扫描信号Scan2和复位信号Reset相连，用于在第二扫描 信号Scan2的控制下，将复位信号Reset提供给第二节点B，并使驱动晶体管T0的栅极与漏 极之间处于导通状态；以及使第二节点B与第一节点A之间的电压差保持稳定；第二节点B 位于连接补偿控制模块2和数据写入模块3的导线上；
[0036] 数据写入模块3与第三扫描信号Scan3和数据信号Data相连，用于在第三扫描信 号Scan3的控制下，将数据信号Data提供给第二节点B ;
[0037] 稳压模块5连接于第一节点A与驱动晶体管T0的源极之间，用于稳定驱动晶体管 T0的栅极电压；
[0038] 发光控制模块4与发光控制信号Emit、发光器件D的第一端以及驱动晶体管T0的 漏极相连，用于在发光控制信号Emit的控制下，与稳压模块5共同控制驱动晶体管T0驱动 发光器件D发光；
[0039] 发光器件D的第二端与第一电压源VSS相连，驱动晶体管T0的源极与第二电压源 VDD相连，且第一电压源VSS的电压小于第二电压源VDD的电压。
[0040] 本发明实施例提供的上述像素电路中，包括：驱动晶体管、发光器件、复位控制模 块、补偿控制模块、数据写入模块、发光控制模块和稳压模块；由于像素电路中的补偿控制 模块可以补偿阈值电压的漂移，因此，在发光显示时，可以使驱动晶体管驱动发光器件发光 的工作电流仅与数据信号的电压和复位信号的电压有关，与阈值电压和第二电压源无关， 能避免阈值电压和IRDrop对流过发光器件的电流的影响，从而使驱动发光器件发光的工 作电流保持一致，提高了显示装置显示区域图像亮度的均匀性。
[0041] 下面结合电路时序图对本发明实施例提供的上述像素电路的工作原理进行简要 介绍。
[0042] 具体地，本发明实施例提供的上述像素电路的工作可以有四个阶段，如图3a和图 3b所示，分别为：复位阶段T1、补偿阶段T2、数据写入阶段T3、以及发光阶段T4 ;其中， [0043] 在复位阶段Τ1，复位控制模块1在第一扫描信号Scanl的控制下，将复位信号 Reset提供给第一节点A，使驱动晶体管T0导通；
[0044] 在补偿阶段T2,补偿控制模块2在第二扫描信号Scan2的控制下，将复位信号 Reset提供给第二节点B，因此，第二节点B的电压为复位信号Reset的电压VKeset，并使驱动 晶体管T0的栅极与漏极之间处于导通状态，第二电压源VDD经过导通的驱动晶体管T0流 向第一节点A，使第一节点A电位上升，直至驱动晶体管T0栅极与漏极之间的电压接近驱动 晶体管T0的阈值电压V th时，使驱动晶体管T0截止，此时第一节点A的电压为VDD- | Vth |， 实现了阈值补偿，并且补偿控制模块2使第二节点B与第一节点A之间的电压差保持稳定， 该电压差为 VKeset_VDD+ | | ;
[0045] 在数据写入阶段T3,数据写入模块3在第三扫描信号Scan3的控制下，将数据信号 Data提供给第二节点B，使第二节点B的电压为数据信号Data的电压VData，补偿控制模块 2使第二节点B与第一节点A之间的电压差保持稳定；再通过稳压模块的耦合作用，第一节 点A的电压就变为（V Data-VK_t)XK+VDD- | Vth | ;其中κ与稳压模块和补偿控制模块之 间的耦合作用有关；
[0046] 在发光阶段T4,在稳压模块5的控制下，第一节点A的电压保持为 (VData-U X κ +VDD- | Vth |，发光控制模块4在发光控制信号Emit的控制下，使驱 动晶体管T0工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管T0且 用于驱动发光器件D发光的工作电流I_ D满M&S:I(MD = K(Vsg-|Vth|)2 = K[VDD-[(VData_VJ X κ +VDD-丨 Vth 丨]-|Vth|]2 = K[(VKeset-VData) X K ]2,其中K为结构参数，相同 结构中此数值相对稳定，可以算作常量。可以看出发光器件D的工作电流I MD已经不受驱 动晶体管T0的阈值电压Vth影响且和第二电压源VDD无关，仅与数据信号Data的电压V Data 和复位信号Reset的电压VKeset有关，彻底解决了由于驱动晶体管TO由于工艺制程以及长 时间的操作造成的阈值电压V th漂移和IR Drop对发光器件D的工作电流IMD的影响，改善 面板显示不均匀性。
[0047] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了 更好的解释本发明，但不限制本发明。
[0048] 在具体实施时，本发明实施例提供的上述像素电路中的发光器件D-般为有机发 光二极管0LED。如图4a和4b所示，有机发光二极管0LED的阳极为发光器件D的第一端， 阴极为发光器件D的第二端，有机发光二极管0LED在驱动晶体管T0的饱和电流的作用下 实现发光显示。
[0049] 在具体实施时，本发明实施例提供的上述像素电路中，驱动发光器件发光的驱动 晶体管T0 -般为P型晶体管。由于P型晶体管的阈值电压vth为负值，为了保证驱动晶体 管T0能正常工作，对应的第二电压源VDD的电压一般为正电压，第一电压源VSS -般接地 或为负值。
[0050] 较佳地，在本发明实施例提供的上述像素电路中，如图4a和图4b所示，复位控制 模块1具体可以包括：第一开关晶体管T1 ;其中，
[0051] 第一开关晶体管T1，其栅极与第一扫描信号Scanl相连，其源极与复位信号Reset 相连，其漏极与第一节点A相连。
[0052] 进一步地，在具体实施时，如图4a所示，第一开关晶体管T1可以为P型晶体管，此 时，当第一扫描信号Scanl为低电平时第一开关晶体管T1处于导通状态，当第一扫描信号 Scanl为高电平时第一开关晶体管T1处于截止状态；或者，如图4b所示，第一开关晶体管 T1也可以为N型晶体管，此时，当第一扫描信号Scanl为高电平时第一开关晶体管T1处于 导通状态，当第一扫描信号Scanl为低电平时第一开关晶体管T1处于截止状态；在此不作 限定。
[0053] 以上仅是举例说明像素电路中复位控制模块的具体结构，在具体实施时，复位控 制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的 其他结构，在此不做限定。
[0054] 较佳地，在本发明实施例提供的上述像素电路中，如图4a和图4b所示，补偿控制 模块2具体可以包括：第二开关晶体管T2、第三开关晶体管T3和第一电容C1 ;其中，
[0055] 第二开关晶体管T2,其栅极与第二扫描信号Scan2相连，其源极与驱动晶体管T0 的漏极相连，其漏极与第一节点A相连；
[0056] 第三开关晶体管T3,其栅极与第二扫描信号Scan2相连，其源极与复位信号Reset 相连，其漏极与第二节点B相连；
[0057] 第一电容C1连接于第一节点A与第二节点B之间。
[0058] 较佳地，在具体实施时，在本发明实施例提供的上述像素电路中，第二开关晶体管 T2和第三开关晶体管T3可以均为P型晶体管，也可以均为N型晶体管，在此不作限定。
[0059] 如图4a所示，当第二开关晶体管T2和第三开关晶体管T3均为P型晶体管时，当 第二扫描信号Scan2为低电平时，第二开关晶体管T2和第三开关晶体管T3处于导通状态； 当第二扫描信号Scan2为高电平时，第二开关晶体管T2和第三开关晶体管T3处于截止状 态。
[0060] 如图4b所示，当第二开关晶体管T2和第三开关晶体管T3均为N型晶体管时，当 第二扫描信号Scan2为高电平时，第二开关晶体管T2和第三开关晶体管T3处于导通状态； 当第二扫描信号Scan2为低电平时，第二开关晶体管T2和第三开关晶体管T3处于截止状 态。
[0061] 以上仅是举例说明像素电路中补偿控制模块的具体结构，在具体实施时，补偿控 制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的 其他结构，在此不做限定。
[0062] 较佳地，在本发明实施例提供的上述像素电路中，如图4a和图4b所示，数据写入 模块3具体可以包括：第四开关晶体管T4 ;其中，
[0063] 第四开关晶体管T4,其栅极与第三扫描信号Scan3相连，其源极与数据信号Data 相连，其漏极与第二节点B相连。
[0064] 进一步地，在具体实施时，如图4a所示，第四开关晶体管T4可以为P型晶体管，此 时，当第三扫描信号Scan3为低电平时第四开关晶体管T4处于导通状态，当第三扫描信号 Scan3为高电平时第四开关晶体管T4处于截止状态；或者，如图4b所示，第四开关晶体管 T4也可以为N型晶体管，此时，当第三扫描信号Scan3为高电平时第四开关晶体管T4处于 导通状态，当第三扫描信号Scan3为低电平时第四开关晶体管T4处于截止状态；在此不作 限定。
[0065] 以上仅是举例说明像素电路中补偿控制模块的具体结构，在具体实施时，补偿控 制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的 其他结构，在此不做限定。
[0066] 较佳地，在本发明实施例提供的上述像素电路中，如图4a和图4b所示，发光控制 模块4具体可以包括：第五开关晶体管T5 ;其中，
[0067] 第五开关晶体管T5,其栅极与发光控制信号Emit相连，其源极与驱动晶体管T0的 漏极相连，其漏极与发光器件D的第一端相连。
[0068] 进一步地，在具体实施时，如图4a所示，第五开关晶体管T5可以为P型晶体管，此 时，当发光控制信号Emit为低电平时第五开关晶体管T5处于导通状态，当发光控制信号 Emit为高电平时第五开关晶体管T5处于截止状态；或者，如图4b所示，第五开关晶体管T5 也可以为N型晶体管，此时，当发光控制信号Emit为高电平时第五开关晶体管T5处于导通 状态，当发光控制信号Emit为低电平时第五开关晶体管T5处于截止状态；在此不作限定。 [0069]以上仅是举例说明像素电路中发光控制模块的具体结构，在具体实施时，发光控 制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的 其他结构，在此不做限定。
[0070] 较佳地，在本发明实施例提供的上述像素电路中，如图4a和图4b所示，稳压模块 5具体可以包括：第二电容C2 ;其中，
[0071] 第二电容C2连接于驱动晶体管T0的源极与第一节点A之间。
[0072] 以上仅是举例说明像素电路中稳压模块的具体结构，在具体实施时，稳压模块的 具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结 构，在此不做限定。
[0073] 较佳地，为了简化像素电路的制作工艺流程，在本发明实施例提供的上述像素电 路中，如图4a所示，所有开关晶体管即第一开关晶体管T1、第二开关晶体管T2、第三开关晶 体管T3、第四开关晶体管T4和第五开关晶体管T5均为P型晶体管；或者，如图4b所示，所 有开关晶体管即第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶 体管T4和第五开关晶体管T5均为N型晶体管。
[0074] 下面通过具体的实施例说明本发明实施例提供的具体结构的像素电路，本发明实 施例提供的一种像素电路，如图4a和图4b所示，具体可以包括：第一开关晶体管T1、第二 开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5、驱动晶体管 T0、第一电容以C1及第二电容C2 ;其中，
[0075] 第一开关晶体管T1，其栅极与第一扫描信号Scanl相连，其源极与复位信号Reset 相连，其漏极与驱动晶体管TO的栅极相连；
[0076] 第二开关晶体管T2,其栅极与第二扫描信号Scan2相连，其源极与驱动晶体管T0 的漏极相连，其漏极与驱动晶体管TO的栅极相连；
[0077] 第三开关晶体管T3,其栅极与第二扫描信号Scan2相连，其源极与复位信号Reset 相连，其漏极与第四开关晶体管T4的漏极相连；
[0078] 第四开关晶体管T4,其栅极与第三扫描信号Scan3相连，其源极与数据信号Data 相连；
[0079] 第五开关晶体管T5,其栅极与发光控制信号Emit相连，其源极与驱动晶体管T0的 漏极相连，其漏极与发光器件D的第一端相连；
[0080] 第一电容C1连接于驱动晶体管T0的栅极与第三开关晶体管T3的漏极之间；
[0081] 第二电容C2连接于驱动晶体管T0的栅极与源极之间。
[0082] 本发明实施例提供的上述像素电路，由于第一电容、第二电容、第一开关晶体管、 第二开关晶体管、第三开关晶体管、第四开关晶体管第五开关晶体管以及驱动晶体管之间 的相互配合可以补偿阈值电压的漂移，因此，在发光显示时，可以使驱动晶体管驱动发光器 件发光的工作电流仅与数据信号的电压和复位信号的电压有关，与阈值电压和第二电压源 无关，能避免阈值电压和IR Drop对流过发光器件的电流的影响，从而使驱动发光器件发光 的工作电流保持一致，提高了显示装置显示区域图像亮度的均匀性。
[0083] 较佳地，在本发明实施例提供的上述像素电路中，如图4a所示，第一开关晶体管 T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5均为 P型晶体管；或者，如图4b所示，第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管 T3、第四开关晶体管T4和第五开关晶体管T5均为N型晶体管，在此不作限定。
[0084] 进一步地，在本发明实施例提供的上述像素电路中，驱动晶体管为P型晶体管。
[0085] 需要说明的是本发明上述实施例中提到的驱动晶体管和开关晶体管可以是薄膜 晶体管（TFT, Thin Film Transistor),也可以是金属氧化物半导体场效应管（MOS，Metal Oxide Semiconductor),在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互 换，不做具体区分。在描述具体实施例是以驱动晶体管和开关晶体管都为薄膜晶体管为例 进行说明的。
[0086] 较佳地，在本发明实施例提供的上述像素电路中，驱动晶体管为薄膜晶体管。
[0087] 并且，较佳地，本发明实施例提供的上述像素电路中提到的驱动晶体管和开关晶 体管可以全部采用P型晶体管设计，这样可以简化像素电路的制作工艺流程。
[0088] 下面分别以图4a和图4b所示的像素电路为例对本发明实施例提供的像素电路的 工作过程作以描述。为了便于描述，规定驱动晶体管T0的栅极为第一节点A，第一电容C1、 第三开关晶体管T3和第四开关晶体管T4的连接处为第二节点B。且下述描述中以1表示 1?电平?目号，〇表不低电平?目号。
[0089] 实例一：
[0090] 以图4a所示的像素电路的结构为例对其工作过程作以描述，其中在图4a所示的 像素电路中，驱动晶体管为P型晶体管，所有开关晶体管均为P型晶体管，各P型晶体管在 高电平作用下截止，在低电平作用下导通；对应的输入时序图如图3a所示。具体地，选取如 图3a所示的输入时序图中的T1、T2、T3和T4四个阶段。
[0091] 在 Τ1 阶段，Scanl = 0，Scan2 = 1，Scan3 = 1，Emit = 1。第二开关晶体管 Τ2、 第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5均处于截止状态，第一开关 晶体管T1处于导通状态。复位信号Reset通过导通的第一开关晶体管T1传输到第一节点 A，使驱动晶体管T0导通；
[0092] 在 T2 阶段，Scanl = 1，Scan2 = 0，Scan3 = 1，Emit = 1。第一开关晶体管 ΤΙ、 第四开关晶体管Τ4和第五开关晶体管Τ5均处于截止状态，第二开关晶体管Τ2和第三开关 晶体管Τ3处于导通状态。复位信号Reset通过导通的第三开关晶体管Τ3传输到第二节点 B，因此，第二节点B的电压为复位信号Reset的电压VKeset，导通的第二开关晶体管T2使驱 动晶体管TO的栅极与漏极之间处于导通状态，使驱动晶体管TO形成二极管结构，第二电压 源VDD经过导通的驱动晶体管TO流向第一节点A，使第一节点A电位上升，直至驱动晶体管 TO栅极与漏极之间的电压接近驱动晶体管TO的阈值电压Vth时，使驱动晶体管TO截止，此 时第一节点A的电压为VDD- | Vth |，实现了阈值补偿，并且第一电容C1使第二节点B与 第一节点A之间的电压差保持稳定，该电压差为VKesrt-VDD+ | Vth | ;
[0093] 在 T3 阶段，Scanl = 1，Scan2 = 1，Scan3 = 0，Emit = 1。第一开关晶体管 ΤΙ、 第二开关晶体管Τ2、第三开关晶体管Τ3和第五开关晶体管Τ5均处于截止状态，第四开 关晶体管Τ4处于导通状态。数据信号Data通过导通的第四开关晶体管Τ4提供给第二 节点B，使第二节点B的电压变为数据信号Data的电压V Data，根据电容电量守恒原理，以 及第一电容C1和第二电容C2的耦合作用，第一节点A的电压变为[(VData-V K_t) Xcl/ (cl+c2)]+VDD- I Vth I ;其中cl为第一电容Cl的电容值，c2为第二电容C2的电容值；
[0094] 在 T4 阶段，Scanl = 1，Scan2 = 1，Scan3 = l，Emit = 0。第一开关晶体管 T1、第二 开关晶体管Τ2、第三开关晶体管Τ3和第四开关晶体管Τ4均处于截止状态，第五开关晶体管 Τ5处于导通状态。在第二电容C2的作用下，第一节点Α的电压任保持为[(VData-VK_ t) X cl/ (cl+c2)]+VDD- I Vth I，驱动晶体管工作处于饱和状态，根据饱和状态电流特性可知，流 过驱动晶体管T0且用于驱动有机发光二极管0LED发光的工作电流I_ D满足公式：I_D =K(Vsg- |Vth|)2 = K { VDD- [(VData-VEeset)Xcl/(cl+c2)]-VDD+ | Vth | - |Vth| } 2 = K[(Vrt-VData)XcV(Cl+C2)] 2,其中K为结构参数，相同结构中此数值相对稳定，可以算作 常量。可以看出有机发光二极管0LED的工作电流I MD已经不受驱动晶体管T0的阈值电压 Vth影响且和第二电压源VDD无关，仅与数据信号Data的电压VData和复位信号Reset的电 压有关，彻底解决了由于驱动晶体管T0由于工艺制程以及长时间的操作造成的阈值 电压V th漂移和IRDrop对发光器件D的工作电流IMD的影响，改善面板显示不均匀性。
[0095] 实例二：
[0096] 以图4b所示的像素电路的结构为例对其工作过程作以描述，其中在图4b所示的 像素电路中，驱动晶体管为P型晶体管，所有开关晶体管均为N型晶体管，各N型晶体管在 低电平作用下截止，在高电平作用下导通；对应的输入时序图如图3b所示。具体地，选取如 图3b所示的输入时序图中的T1、T2、T3和T4四个阶段。
[0097] 在 Τ1 阶段，Scanl = 1，Scan2 = 0，Scan3 = 0，Emit = 0。第二开关晶体管 Τ2、 第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5均处于截止状态，第一开关 晶体管T1处于导通状态。复位信号Reset通过导通的第一开关晶体管T1传输到第一节点 A，使驱动晶体管T0导通；
[0098] 在 T2 阶段，Scanl = 0，Scan2 = 1，Scan3 = 0，Emit = 0。第一开关晶体管 ΤΙ、 第四开关晶体管Τ4和第五开关晶体管Τ5均处于截止状态，第二开关晶体管Τ2和第三开关 晶体管Τ3处于导通状态。复位信号Reset通过导通的第三开关晶体管Τ3传输到第二节点 B，因此，第二节点B的电压为复位信号Reset的电压VKeset，导通的第二开关晶体管T2使驱 动晶体管T0的栅极与漏极之间处于导通状态，使驱动晶体管T0形成二极管结构，第二电压 源VDD经过导通的驱动晶体管T0流向第一节点A，使第一节点A电位上升，直至驱动晶体管 T0栅极与漏极之间的电压接近驱动晶体管T0的阈值电压Vth时，使驱动晶体管T0截止，此 时第一节点A的电压为VDD- | Vth |，实现了阈值补偿，并且第一电容C1使第二节点B与 第一节点A之间的电压差保持稳定，该电压差为VKesrt-VDD+ I Vth I ;
[0099] 在 T3 阶段，Scanl = 0，Scan2 = 0，Scan3 = 1，Emit = 0。第一开关晶体管 ΤΙ、 第二开关晶体管Τ2、第三开关晶体管Τ3和第五开关晶体管Τ5均处于截止状态，第四开 关晶体管Τ4处于导通状态。数据信号Data通过导通的第四开关晶体管Τ4提供给第二 节点B，使第二节点B的电压变为数据信号Data的电压V Data，根据电容电量守恒原理，以 及第一电容C1和第二电容C2的耦合作用，第一节点A的电压变为[(VData-V K_t) Xcl/ (cl+c2)]+VDD- I Vth I ;其中cl为第一电容Cl的电容值，c2为第二电容C2的电容值；
[0100] 在 T4 阶段，Scanl = 0, Scan2 = 0, Scan3 = 0, Emit = 1。第一开关晶体管 T1、第二 开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4均处于截止状态，第五开关晶体管 T5处于导通状态。在第二电容C2的作用下，第一节点A的电压任保持为[(VData-VK_ t) X cl/ (cl+c2)]+VDD- I Vth I，驱动晶体管工作处于饱和状态，根据饱和状态电流特性可知，流 过驱动晶体管T0且用于驱动有机发光二极管0LED发光的工作电流I_ D满足公式：I_D =K(Vsg- |Vth|)2 = K { VDD- [(VData-VEeset)Xcl/(cl+c2)]-VDD+ | Vth | - |Vth| } 2 = K[(Vrt-VData)XcV(Cl+C2)] 2,其中K为结构参数，相同结构中此数值相对稳定，可以算作 常量。可以看出有机发光二极管0LED的工作电流I MD已经不受驱动晶体管T0的阈值电压 Vth影响且和第二电压源VDD无关，仅与数据信号Data的电压VData和复位信号Reset的电 压有关，彻底解决了由于驱动晶体管T0由于工艺制程以及长时间的操作造成的阈值 电压V th漂移和IRDrop对发光器件D的工作电流IMD的影响，改善面板显示不均匀性。
[0101] 基于同一发明构思，本发明实施例还提供了一种有机电致发光显示面板，如图5 所示，有机电致发光显示面板10包括多个本发明实施例提供的上述任一种像素电路11 (图 5中未示出像素电路的具体结构）。由于该有机电致发光显示面板解决问题的原理与前述 一种像素电路相似，因此该有机电致发光显示面板中的像素电路的实施可以参见前述实例 中像素电路的实施，重复之处不再赘述。
[0102] 基于同一发明构思，本发明实施例还提供了一种显示装置，如图6所示，显示装置 100包括本发明实施例提供的上述有机电致发光显示面板10。该显示装置可以是显示器、 手机、电视、笔记本、一体机等，对于显示装置的其它必不可少的组成部分均为本领域的普 通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
[0103] 本发明实施例提供的一种像素电路、有机电致发光显示面板及显示装置，包括：驱 动晶体管、发光器件、复位控制模块、补偿控制模块、数据写入模块、发光控制模块和稳压模 块；由于像素电路中的补偿控制模块可以补偿阈值电压的漂移，因此，在发光显示时，可以 使驱动晶体管驱动发光器件发光的工作电流仅与数据信号的电压和复位信号的电压有关， 与阈值电压和第二电压源无关，能避免阈值电压和IR Drop对流过发光器件的电流的影响， 从而使驱动发光器件发光的工作电流保持一致，提高了显示装置显示区域图像亮度的均匀 性。
[0104] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1. 一种像素电路，包括：驱动晶体管、发光器件、复位控制模块、补偿控制模块、数据写 入模块、发光控制模块和稳压模块；其中， 所述复位控制模块与第一扫描信号和复位信号相连，用于在所述第一扫描信号的控制 下，将所述复位信号提供给第一节点；所述第一节点位于连接所述复位控制模块、所述补偿 控制模块和所述驱动晶体管的栅极的导线上； 所述补偿控制模块与第二扫描信号和所述复位信号相连，用于在所述第二扫描信号的 控制下，将所述复位信号提供给第二节点，并使所述驱动晶体管的栅极与漏极之间处于导 通状态；以及使所述第二节点与所述第一节点之间的电压差保持稳定；所述第二节点位于 连接所述补偿控制模块和所述数据写入模块的导线上； 所述数据写入模块与第三扫描信号和数据信号相连，用于在所述第三扫描信号的控制 下，将所述数据信号提供给所述第二节点； 所述稳压模块连接于所述第一节点与所述驱动晶体管的源极之间，用于稳定所述驱动 晶体管的栅极电压； 所述发光控制模块与发光控制信号、所述发光器件的第一端以及所述驱动晶体管的漏 极相连，用于在所述发光控制信号的控制下，与所述稳压模块共同控制所述驱动晶体管驱 动所述发光器件发光； 所述发光器件的第二端与第一电压源相连，所述驱动晶体管的源极与第二电压源相 连，且所述第一电压源的电压小于所述第二电压源的电压。
2. 如权利要求1所述的像素电路，其特征在于，所述复位控制模块具体包括：第一开关 晶体管；其中， 所述第一开关晶体管，其栅极与所述第一扫描信号相连，其源极与所述复位信号相连， 其漏极与所述第一节点相连。
3. 如权利要求1所述的像素电路，其特征在于，所述补偿控制模块具体包括：第二开关 晶体管、第三开关晶体管和第一电容；其中， 所述第二开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述驱动晶体管的 漏极相连，其漏极与所述第一节点相连； 所述第三开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述复位信号相连， 其漏极与所述第二节点相连； 所述第一电容连接于所述第一节点与所述第二节点之间。
4. 如权利要求1所述的像素电路，其特征在于，所述数据写入模块具体包括：第四开关 晶体管；其中， 所述第四开关晶体管，其栅极与所述第三扫描信号相连，其源极与所述数据信号相连， 其漏极与所述第二节点相连。
5. 如权利要求1所述的像素电路，其特征在于，所述发光控制模块具体包括：第五开关 晶体管；其中， 所述第五开关晶体管，其栅极与所述发光控制信号相连，其源极与所述驱动晶体管的 漏极相连，其漏极与所述发光器件的第一端相连。
6. 如权利要求1所述的像素电路，其特征在于，所述稳压模块具体包括：第二电容；其 中， 所述第二电容连接于所述驱动晶体管的源极与所述第一节点之间。
7. 如权利要求1-6任一项所述的像素电路，其特征在于，所述驱动晶体管为P型晶体 管。
8. -种像素电路，包括：第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开 关晶体管、第五开关晶体管、驱动晶体管、第一电容以及第二电容；其中， 所述第一开关晶体管，其栅极与所述第一扫描信号相连，其源极与所述复位信号相连， 其漏极与所述驱动晶体管的栅极相连； 所述第二开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述驱动晶体管的 漏极相连，其漏极与所述驱动晶体管的栅极相连； 所述第三开关晶体管，其栅极与所述第二扫描信号相连，其源极与所述复位信号相连， 其漏极与所述第四开关晶体管的漏极相连； 所述第四开关晶体管，其栅极与所述第三扫描信号相连，其源极与所述数据信号相 连； 所述第五开关晶体管，其栅极与所述发光控制信号相连，其源极与所述驱动晶体管的 漏极相连，其漏极与所述发光器件的第一端相连； 所述第一电容连接于所述驱动晶体管的栅极与所述第三开关晶体管的漏极之间； 所述第二电容连接于所述驱动晶体管的栅极与源极之间。
9. 一种有机电致发光显示面板，其特征在于，包括如权利要求1-8任一项所述的像素 电路。
10. -种显示装置，其特征在于，包括如权利要求9所述的有机电致发光显示面板。
【文档编号】G09G3/32GK104217682SQ201410448801
【公开日】2014年12月17日 申请日期:2014年9月4日 优先权日:2014年9月4日
【发明者】李玥, 钱栋 申请人:上海天马有机发光显示技术有限公司, 天马微电子股份有限公司