一种计算机输入、输出接口工作原理教学可视化模拟系统的制作方法
【专利摘要】本发明属于微型计算机工作原理教学工具领域，尤其涉及一种计算机输入、输出接口工作原理教学可视化模拟系统，包括：可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块、输入/输出接口模块；使用普通开关代替CPU产生可视化的读写控制信号，各开关可手动操作来改变信号，实现信号的可操控性；采用发光二极管的不同的发光状态来显示数据信息和接口通断状态，实现数据信息的可观测性；实验系统不包含真实的CPU且不使用汇编语言程序控制，均使用开关或者发光二极管来模拟处理器或者外设的数据信息、控制信号、地址信号，通过逐步的手动设置完成实验，实现输入输出接口工作速度的完全可控性。
【专利说明】一种计算机输入、输出接口工作原理教学可视化模拟系统
【技术领域】
[0001]本发明属于微型计算机工作原理教学工具领域，尤其涉及一种计算机输入、输出接口工作原理教学可视化模拟系统。
【背景技术】
[0002]微机原理与接口技术是高等院校理工科专业的一门重要专业课程，输入、输出接口原理实验是微机原理基本实践教学的一个重要环节。输入、输出接口是计算机与外部世界进行信息交换不可缺少的功能，在整个计算机系统中占有极其重要的地位。在计算机系统中，通常把处理器和主存储器之外的部分统称为输入、输出系统。其中，负责把信息从外部设备送入CPU的接口叫做输入接口，而将信息从CPU输出到外部设备的接口则称为输出接口。
[0003]现有的微型计算机输入、输出原理实验采用编写汇编语言来控制处理器操作实现，其工作原理在计算机内部实现，且内部工作过程高速而不可观测，实验过程抽象，学生不能直观地认识输入、输出接口整体工作过程，导致学生难于理解。本发明旨在将微型计算机输入、输出的高速处理过程变成慢速且可观测的可视化演示。通过设计一种可视化输入、输出接口教学实验系统，让学生对微型计算机的输入、输出工作原理有清晰且直观认识，直观形象地理解CPU与外设之间数据的读写过程，从而加深对课程内容的理解。
【发明内容】
[0004]针对上述问题，本发明提出了一种计算机输入、输出接口工作原理教学可视化模拟系统，包括:可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块、输入/输出接口模块；可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块分别与输入/输出接口模块相连；
[0005]其中，可操控的控制端口模块包括:第一可操控的控制端口模块和第二可操控的控制端口模块；可操控/可观测的数据输入模块包括:可操控的数据输入模块和第一可观测的数据显示模块；可操控/可观测的数据输出模块包括:可操控的数据输出模块和第二可观测的数据显示模块；输入/输出接口模块包括:缓冲器和锁存器；
[0006]第一可操控的控制端口模块包括了第一控制线设置开关、设置地址信号的第一 8位拨码开关、第一地址译码器和第一发光二极管；其中控制线设置开关和第一发光二极管相连，第一 8位拨码开关通过第一地址译码器和第一发光二极管相连，第一发光二极管与缓冲器的控制端口相连；
[0007]可操控的数据输入模块由设置数据信息的第二 8位拨码开关构成，与缓冲器的数据输入端口相连；
[0008]第一可观测的数据显示模块由第二发光二极管组成，与缓冲器的数据输出端口相连；
[0009]可操控的数据输出模块包括设置数据信息的第三8位拨码开关和控制锁存器数据输入端的浮空状态开关；
[0010]第二可操控的控制端口模块包括了第二控制线设置开关、设置地址信号的第四8位拨码开关、第二地址译码器、第三发光二极管、数据清零开关、第四发光二极管；其中第二控制线设置开关和第三发光二极管相连，第四8位拨码开关通过第二地址译码器和第三发光二极管相连，第三发光二极管与锁存器的控制端口相连；数据清零开关通过第四发光二极管与锁存器的控制端口相连；
[0011]第二可观测的数据显示模块由第五发光二极管组成，与锁存器的数据输出端口相连。
[0012]所述可操控的数据输入模块使用第二 8位拨码开关手动设置外设的数据输入信肩、O
[0013]所述第一可操控的控制端口模块根据所用的第一地址译码器，使用第一 8位拨码开关手动设置地址信息；通过使用开关设置来代替CPU的读写控制信号，根据与之相连的第一发光二极管的发光状态判断控制端口线的通断状态，从而决定缓冲器的通断。
[0014]所述第一可观测的数据显示模块使用第二发光二极管来显示数据信息，若缓冲器导通，则此模块中第二发光二极管的发光状态与可操控的数据输入模块中的第二 8位拨码开关设置的数据信息一致。
[0015]所述可操控的数据输出模块使用第三8位拨码开关手动设置输出的数据信息，往锁存器输入数据时，接通浮空状态开关后设置第三8位拨码开关；数据设置完毕后断开浮空状态开关，控制锁存器数据输入端口至浮空状态，以此说明锁存器的数据保存能力。
[0016]所述第二可操控的控制端口模块根据所用的第二地址译码器，使用第四8位拨码开关手动设置地址信息；使用开关设置来代替CPU的读写控制信号；根据与之相连的第三发光二极管的发光状态判断控制端口线的通断状态，从而决定锁存器的通断。
[0017]所述数据清零开关用于清除锁存器内所保存的数据，通过第四发光二极管显示通断状态。
[0018]所述第二可观测的数据显示模块使用第五发光二极管来显示数据信息，若锁存器导通，则此模块中第五发光二极管的发光状态与可操控的数据输出模块中的第三8位拨码开关设置的数据信息一致。
[0019]所述系统不包含真实的CPU且不使用汇编语言程序控制，均使用开关或者发光二极管来模拟处理器或者外设的数据信息、控制信号、地址信号，通过逐步的手动设置完成实验，实现输入、输出接口工作速度的完全可控性，便于观察。
[0020]本发明的有益效果在于:本发明采用拨码开关手动产生地址信号、输入数据信息和输出数据信息；使用普通开关产生代替CPU的读写控制信号，各开关可手动操作来改变信号，实现信号的可操控性；采用发光二极管的不同的发光状态来显示数据信息和接口通断状态，直观显示实验结果，实现信号的可观测性；该系统不包含真实的CPU且不使用汇编语言程序控制，可通过逐步的手动设置完成实验，输入、输出接口工作速度的完全可控性，便于观察。
【专利附图】
【附图说明】
[0021]图1为本发明的总体结构图；
[0022]图2为本发明的缓冲器的外围电路连接结构示意图；
[0023]图3为本发明的锁存器的外围电路连接结构示意图。
【具体实施方式】
[0024]下面结合附图，对优选实施例作详细说明。
[0025]本发明提出了一种计算机输入、输出接口工作原理教学可视化模拟系统，如图1所示，包括:可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块、输入/输出接口模块；可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块分别与输入/输出接口模块相连；
[0026]其中，可操控的控制端口模块包括:第一可操控的控制端口模块和第二可操控的控制端口模块；可操控/可观测的数据输入模块包括:可操控的数据输入模块和第一可观测的数据显示模块；可操控/可观测的数据输出模块包括:可操控的数据输出模块和第二可观测的数据显示模块；输入/输出接口模块包括:缓冲器和锁存器；
[0027]如图2所示，第一可操控的控制端口模块包括了第一控制线设置开关、设置地址信号的第一 8位拨码开关、第一地址译码器和第一发光二极管；其中控制线设置开关和第一发光二极管相连，第一 8位拨码开关通过地址译码器和第一发光二极管相连,第一发光二极管与缓冲器的控制端口相连；
[0028]可操控的数据输入模块由设置数据信息的第二 8位拨码开关构成，与缓冲器的数据输入端口相连；
[0029]第一可观测的数据显示模块由第二发光二极管组成，与缓冲器的数据输出端口相连；
[0030]如图3所示，可操控的数据输出模块包括设置数据信息的第三8位拨码开关和控制锁存器数据输入端的浮空状态开关；
[0031]第二可操控的控制端口模块包括了第二控制线设置开关、设置地址信号的第四8位拨码开关、第二地址译码器、第三发光二极管、数据清零开关、第四发光二极管；其中第二控制线设置开关和第三发光二极管相连，第四8位拨码开关通过第二地址译码器和第三发光二极管相连，第三发光二极管与锁存器的控制端口相连；数据清零开关通过第四发光二极管与锁存器的控制端口相连；
[0032]第二可观测的数据显示模块由第五发光二极管组成，与锁存器的数据输出端口相连。
[0033]所述可操控的数据输入模块使用第二 8位拨码开关手动设置外设的数据输入信肩、O
[0034]所述第一可操控的控制端口模块根据所用的第一地址译码器，使用第一 8位拨码开关手动设置地址信息；通过使用开关设置来代替CPU的读写控制信号，根据与之相连的第一发光二极管的发光状态判断控制端口线的通断状态，从而决定缓冲器的通断。
[0035]所述第一可观测的数据显示模块使用第二发光二极管来显示数据信息，若缓冲器导通，则此模块中第二发光二极管的发光状态与可操控的数据输入模块中的第二 8位拨码开关设置的数据信息一致。
[0036]所述可操控的数据输出模块使用第三8位拨码开关手动设置输出的数据信息，往锁存器输入数据时，接通浮空状态开关后设置第三8位拨码开关；数据设置完毕后断开浮空状态开关，控制锁存器数据输入端口至浮空状态，以此说明锁存器的数据保存能力。
[0037]所述第二可操控的控制端口模块根据所用的第二地址译码器，使用第四8位拨码开关手动设置地址信息；使用开关设置来代替CPU的读写控制信号；根据与之相连的第三发光二极管的发光状态判断控制端口线的通断状态，从而决定锁存器的通断。
[0038]所述数据清零开关用于清除锁存器内所保存的数据，通过第四发光二极管显示通断状态。
[0039]所述第二可观测的数据显示模块使用第五发光二极管来显示数据信息，若锁存器导通，则此模块中第五发光二极管的发光状态与可操控的数据输出模块中的第三8位拨码开关设置的数据信息一致。
[0040]所述系统不包含真实的CPU且不使用汇编语言程序控制，均使用开关或者发光二极管来模拟处理器或者外设的数据信息、控制信号、地址信号，通过逐步的手动设置完成实验，实现输入、输出接口工作速度的完全可控性，便于观察。
[0041]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种计算机输入、输出接口工作原理教学可视化模拟系统，其特征在于，包括:可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块、输入/输出接口模块；可操控的控制端口模块、可操控/可观测的数据输入模块、可操控/可观测的数据输出模块分别与输入/输出接口模块相连； 其中，可操控的控制端口模块包括:第一可操控的控制端口模块和第二可操控的控制端口模块；可操控/可观测的数据输入模块包括:可操控的数据输入模块和第一可观测的数据显示模块；可操控/可观测的数据输出模块包括:可操控的数据输出模块和第二可观测的数据显示模块；输入/输出接口模块包括:缓冲器和锁存器； 第一可操控的控制端口模块包括了第一控制线设置开关、设置地址信号的第一 8位拨码开关、第一地址译码器和第一发光二极管；其中控制线设置开关和第一发光二极管相连，第一 8位拨码开关通过第一地址译码器和第一发光二极管相连，第一发光二极管与缓冲器的控制端口相连； 可操控的数据输入模块由设置数据信息的第二 8位拨码开关构成，与缓冲器的数据输入端口相连； 第一可观测的数据显示模块由第二发光二极管组成，与缓冲器的数据输出端口相连； 可操控的数据输出模块包括设置数据信息的第三8位拨码开关和控制锁存器数据输入端的浮空状态开关； 第二可操控的控制端口模块包括了第二控制线设置开关、设置地址信号的第四8位拨码开关、第二地址译码器、第三发光二极管、数据清零开关、第四发光二极管；其中第二控制线设置开关和第三发光二极管相连，第四8位拨码开关通过第二地址译码器和第三发光二极管相连，第三发光二极管与锁存器的控制端口相连；数据清零开关通过第四发光二极管与锁存器的控制端口相连； 第二可观测的数据显示模块由第五发光二极管组成，与锁存器的数据输出端口相连。
2.根据权利要求1所述的系统，其特征在于，所述可操控的数据输入模块使用第二8位拨码开关手动设置外设的数据输入信息。
3.根据权利要求1所述的系统，其特征在于，所述第一可操控的控制端口模块根据所用的第一地址译码器，使用第一 8位拨码开关手动设置地址信息；通过使用开关设置来代替CPU的读写控制信号，根据与之相连的第一发光二极管的发光状态判断控制端口线的通断状态，从而决定缓冲器的通断。
4.根据权利要求1所述的系统，其特征在于，所述第一可观测的数据显示模块使用第二发光二极管来显示数据信息，若缓冲器导通，则此模块中第二发光二极管的发光状态与可操控的数据输入模块中的第二 8位拨码开关设置的数据信息一致。
5.根据权利要求1所述的系统，其特征在于，所述可操控的数据输出模块使用第三8位拨码开关手动设置输出的数据信息，往锁存器输入数据时，接通浮空状态开关后设置第三8位拨码开关；数据设置完毕后断开浮空状态开关，控制锁存器数据输入端口至浮空状态，以此说明锁存器的数据保存能力。
6.根据权利要求1所述的系统，其特征在于，所述第二可操控的控制端口模块根据所用的第二地址译码器，使用第四8位拨码开关手动设置地址信息；使用开关设置来代替CPU的读写控制信号；根据与之相连的第三发光二极管的发光状态判断控制端口线的通断状态，从而决定锁存器的通断。
7.根据权利要求1所述的系统，其特征在于，所述数据清零开关用于清除锁存器内所保存的数据，通过第四发光二极管显示通断状态。
8.根据权利要求1所述的系统，其特征在于，所述第二可观测的数据显示模块使用第五发光二极管来显示数据信息，若锁存器导通，则此模块中第五发光二极管的发光状态与可操控的数据输出模块中的第三8位拨码开关设置的数据信息一致。
9.根据权利要求1所述的系统，其特征在于，所述系统不包含真实的CPU且不使用汇编语言程序控制，均使用开关或者发光二极管来模拟处理器或者外设的数据信息、控制信号、地址信号，通过逐步的手动设置完成实验，实现输入、输出接口工作速度的完全可控性，便于观察。
【文档编号】G09B19/00GK104392639SQ201410706230
【公开日】2015年3月4日 申请日期:2014年11月27日 优先权日:2014年11月27日
【发明者】李新利, 杨锡运, 杨国田, 刘禾, 陆会明, 刘鹏程 申请人:华北电力大学