一种驱动电路及其驱动方法、显示装置制造方法
【专利摘要】本发明提供一种驱动电路及其驱动方法、显示装置，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序控制器输出第一数据信号和第一时钟信号，所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。所述时序调节器主动对时序控制器输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
【专利说明】一种驱动电路及其驱动方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种驱动电路及其驱动方法、显示装置。
【背景技术】
[0002]现有的显示器使用时序控制器产生数据信号和时钟信号，所述显示器的驱动器再依据所述数据信号和时钟信号来执行逻辑运算，从而产生所述显示面板的驱动信号。因此，所述数据信号和时钟信号之间的相位差为预定值，也就是说，所述数据信号和时钟信号之间是相互对应的。然而，由于显示面板的尺寸增大以及电路布局等因素，所述驱动器接收的数据信号和时钟信号会出现不同程度的信号延迟，导致所述时序控制器输出的数据信号和时钟信号与所述显示面板需要的数据信号和时钟信号之间不能相互匹配，从而影响显示器的显示质量。
【发明内容】
[0003]为解决上述问题，本发明提供一种驱动电路及其驱动方法、显示装置，用于解决现有技术中时序控制器输出的数据信号和时钟信号与显示面板需要的数据信号和时钟信号之间不能相互匹配，从而影响显示器的显示质量的问题。
[0004]为此，本发明提供一种驱动电路，包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接；所述时序控制器用于输出第一数据信号和第一时钟信号；所述时序调节器用于调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号；所述驱动器用于根据所述第二数据信号和所述第二时钟信号产生驱动信号。
[0005]可选的，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接；所述转换单元用于调节所述第一时钟信号的相位以产生所述第二时钟信号；所述同步单元用于根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
[0006]可选的，所述转换单元包括多个反相器。
[0007]可选的，所述同步单元包括D触发器。
[0008]可选的，所述驱动器包括源极驱动器。
[0009]可选的，所述反相器包括NMOS型反相器、PMOS型反相器和CMOS型反相器中至少一个，所述NMOS型反相器包括NMOS晶体管和电阻，所述PMOS型反相器包括PMOS晶体管和电阻，所述CMOS型反相器包括NMOS晶体管和PMOS晶体管。
[0010]本发明还提供一种显示装置，包括显示面板和上述任一驱动电路。
[0011]本发明还提供一种驱动电路的驱动方法，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接；所述驱动方法包括:所述时序控制器输出第一数据信号和第一时钟信号；所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号；所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。
[0012]可选的，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接；所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号的步骤包括:所述转换单元调节所述第一时钟信号的相位以产生所述第二时钟信号；所述同步单元根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
[0013]可选的，所述转换单元包括多个反相器。
[0014]可选的，所述同步单元包括D触发器。
[0015]可选的，所述驱动器包括源极驱动器。
[0016]本发明具有下述有益效果:
[0017]本发明提供的驱动电路及其驱动方法、显示装置中，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序控制器输出第一数据信号和第一时钟信号，所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。所述时序调节器主动对时序控制器输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
【专利附图】
【附图说明】
[0018]图1为本发明实施例一提供的一种驱动电路的结构示意图；
[0019]图2为图1所不时序调节器的结构不意图；
[0020]图3为本发明实施例三提供的一种驱动电路的驱动方法的流程图。
【具体实施方式】
[0021]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的驱动电路及其驱动方法、显示装置进行详细描述。
[0022]实施例一
[0023]图1为本发明实施例一提供的一种驱动电路的结构示意图。如图1所示，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序调节器102与时序控制器101的输入端连接，时序调节器102的输出端与驱动器103连接。时序控制器101用于输出第一数据信号和第一时钟信号，时序调节器102用于调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103用于根据第二数据信号和第二时钟信号产生驱动信号。
[0024]本实施例中，时序控制器101产生第一数据信号和第一时钟信号，并将第一数据信号和第一时钟信号传输至时序调节器102。在理想状态下，第一数据信号和第一时钟信号之间的相位差为预定值，在实际应用中，电路布局等因素导致第一数据信号和第一时钟信号会出现不同程度的信号延迟，使得第一数据信号和第一时钟信号之间的相位差偏离预定值。时序调节器102接收到第一数据信号和第一时钟信号后，调节第一数据信号和第一时钟信号的相位，以产生相位修正后的第二数据信号和第二时钟信号，第二数据信号和第二时钟信号相互对应。驱动器103接收第二数据信号和第二时钟信号，然后根据第二数据信号和第二时钟信号产生显示面板需要的驱动信号，从而实现与显示面板的完美匹配，提高显示面板的显示质量。
[0025]图2为图1所示时序调节器102的结构示意图。如图2所示，时序调节器102与时序控制器101的输入端连接，时序调节器102的输出端与驱动器103连接。时序调节器102包括转换单元104和同步单元105，转换单元104的输入端与时序控制器101连接，转换单元104的第一输出端与同步单元105的第一输入端连接，转换单元104的第二输出端与驱动器103连接，同步单元105的第二输入端与时序控制器101连接，同步单元105的输出端与驱动器103连接。
[0026]转换单元104接收时序控制器101产生的第一时钟信号，然后调节第一时钟信号的相位以产生第二时钟信号，并将第二时钟信号传输至同步单元105和驱动器103。同步单元105接收时序控制器101产生的第一数据信号以及转换单元104产生的第二时钟信号，然后根据预定的相位差产生与第二时钟信号对应的第二数据信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0027]本实施例中，转换单元104包括多个反相器。反相器为第一时钟信号提供不同程度的信号延迟，以调节第一时钟信号的相位，从而产生第二时钟信号。反相器具有工作速度快、带负载能力强以及传输特性好等优点。
[0028]在实际应用中，数字电子电路在逻辑O和1( 二进制)对应的固定电压电平范围内进行运算。反相器是基本的逻辑门，可以在两个电压电平间变换。反相器的输出电压所代表的逻辑电平与输入电压所代表的逻辑电平相反。例如，把高电平变为低电平，或者把低电平变为高电平。实际应用的反相器的电压都是不同的，例如，逻辑门电路(Transistor-Transistor Logic，TTL)中O是低电平，+5V是高电平。可选的，反相器为NMOS型反相器。NMOS型反相器由一个NMOS晶体管和一个电阻构成。可选的，反相器为PMOS型反相器。PMOS型反相器由一个PMOS晶体管和一个电阻构成。由于NMOS型反相器和PMOS型反相器只需要使用一种类型的晶体管，因此NMOS型反相器和PMOS型反相器的制造成本低。优选的，反相器为CMOS型反相器。CMOS型反相器由NMOS晶体管和PMOS晶体管构成。由于在两种逻辑状态中，NMOS晶体管和PMOS晶体管中的一个总是截止的，因此CMOS型反相器可以降低功耗。与NMOS型反相器或PMOS型反相器相比，CMOS型反相器的电阻相对较低，因此CMOS型反相器可以提高处理速率。
[0029]可选的，同步单元105包括D触发器。D触发器包括第一输入端、第二输入端以及输出端，第一输入端用于输入第二时钟信号，第二输入端用于输入第一数据信号，输出端用于向驱动输出第二数据信号。可选的，驱动器103包括源极驱动器103。源极驱动器103接收转换单元104产生的第二时钟信号和同步单元105产生的第二数据信号，然后根据第二时钟信号和第二数据信号产生驱动信号。由于第二数据信号与第二时钟信号相互对应，因此能够实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0030]本实施例提供的驱动电路中，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序控制器101输出第一数据信号和第一时钟信号，时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103根据第二数据信号和第二时钟信号产生驱动信号。时序调节器102主动对时序控制器101输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0031]实施例二
[0032]本实施例二提供一种显示装置，包括显示面板和实施例一提供的驱动电路，具体内容可参照上述实施例一中的描述，此处不再赘述。
[0033]本实施例提供的显示装置中，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序控制器101输出第一数据信号和第一时钟信号，时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103根据第二数据信号和第二时钟信号产生驱动信号。时序调节器102主动对时序控制器101输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0034]实施例三
[0035]图3为本发明实施例三提供的一种驱动电路的驱动方法的流程图。如图3所示，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序调节器102与时序控制器101的输入端连接，时序调节器102的输出端与驱动器103连接。
[0036]驱动方法包括:
[0037]步骤3001、时序控制器101输出第一数据信号和第一时钟信号。
[0038]时序控制器101产生第一数据信号和第一时钟信号，并将第一数据信号和第一时钟信号传输至时序调节器102。在理想状态下，第一数据信号和第一时钟信号之间的相位差为预定值，在实际应用中，电路布局等因素导致第一数据信号和第一时钟信号会出现不同程度的信号延迟，使得第一数据信号和第一时钟信号之间的相位差偏离预定值。
[0039]步骤3002、时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号。
[0040]本实施例中，时序调节器102接收到第一数据信号和第一时钟信号后，调节第一数据信号和第一时钟信号的相位，以产生相位修正后的第二数据信号和第二时钟信号，第二数据信号和第二时钟信号相互对应。
[0041]参见图2，时序调节器102包括转换单元104和同步单元105，转换单元104的输入端与时序控制器101连接，转换单元104的第一输出端与同步单元105的第一输入端连接，转换单元104的第二输出端与驱动器103连接，同步单元105的第二输入端与时序控制器101连接，同步单元105的输出端与驱动器103连接。
[0042]转换单元104接收时序控制器101产生的第一时钟信号，然后调节第一时钟信号的相位以产生第二时钟信号，并将第二时钟信号传输至同步单元105和驱动器103。同步单元105接收时序控制器101产生的第一数据信号以及转换单元104产生的第二时钟信号，然后根据预定的相位差产生与第二时钟信号对应的第二数据信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0043]本实施例中，转换单元104包括多个反相器。反相器为第一时钟信号提供不同程度的信号延迟，以调节第一时钟信号的相位，从而产生第二时钟信号。反相器具有工作速度快、带负载能力强以及传输特性好等优点。
[0044]在实际应用中，数字电子电路在逻辑O和1( 二进制)对应的固定电压电平范围内进行运算。反相器是基本的逻辑门，可以在两个电压电平间变换。反相器的输出电压所代表的逻辑电平与输入电压所代表的逻辑电平相反。例如，把高电平变为低电平，或者把低电平变为高电平。实际应用的反相器的电压都是不同的，例如，逻辑门电路(Transistor-Transistor Logic，TTL)中O是低电平，+5V是高电平。可选的，反相器为NMOS型反相器。NMOS型反相器由一个NMOS晶体管和一个电阻构成。可选的，反相器为PMOS型反相器。PMOS型反相器由一个PMOS晶体管和一个电阻构成。由于NMOS型反相器和PMOS型反相器只需要使用一种类型的晶体管，因此NMOS型反相器和PMOS型反相器的制造成本低。优选的，反相器为CMOS型反相器。CMOS型反相器由NMOS晶体管和PMOS晶体管构成。由于在两种逻辑状态中，NMOS晶体管和PMOS晶体管中的一个总是截止的，因此CMOS型反相器可以降低功耗。与NMOS型反相器或PMOS型反相器相比，CMOS型反相器的电阻相对较低，因此CMOS型反相器可以提高处理速率。
[0045]可选的，同步单元105包括D触发器。D触发器包括第一输入端、第二输入端以及输出端，第一输入端用于输入第二时钟信号，第二输入端用于输入第一数据信号，输出端用于向驱动器输出第二数据信号。
[0046]步骤3003、驱动器103根据第二数据信号和第二时钟信号产生驱动信号。
[0047]本实施例中，驱动器103接收第二数据信号和第二时钟信号，然后根据第二数据信号和第二时钟信号产生显示面板需要的驱动信号，从而实现与显示面板的完美匹配，提高显示面板的显示质量。
[0048]可选的，驱动器103包括源极驱动器103。源极驱动器103接收转换单元104产生的第二时钟信号和同步单元105产生的第二数据信号，然后根据第二时钟信号和第二数据信号产生驱动信号。由于第二数据信号与第二时钟信号相互对应，因此能够实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0049]本实施例提供的驱动电路的驱动方法中，驱动电路包括时序控制器101、时序调节器102和驱动器103，时序控制器101输出第一数据信号和第一时钟信号，时序调节器102调节第一数据信号和第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号，驱动器103根据第二数据信号和第二时钟信号产生驱动信号。时序调节器102主动对时序控制器101输出的第一数据信号和第一时钟信号进行调节，以产生相互对应的第二数据信号和第二时钟信号，从而实现与显示面板的完美匹配，提高了显示面板的显示质量。
[0050]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种驱动电路，其特征在于，包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接； 所述时序控制器用于输出第一数据信号和第一时钟信号； 所述时序调节器用于调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号； 所述驱动器用于根据所述第二数据信号和所述第二时钟信号产生驱动信号。
2.根据权利要求1所述的驱动电路，其特征在于，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接； 所述转换单元用于调节所述第一时钟信号的相位以产生所述第二时钟信号； 所述同步单元用于根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
3.根据权利要求2所述的驱动电路，其特征在于，所述转换单元包括多个反相器。
4.根据权利要求2所述的驱动电路，其特征在于，所述同步单元包括D触发器。
5.根据权利要求1所述的驱动电路，其特征在于，所述驱动器包括源极驱动器。
6.根据权利要求3所述的驱动电路，其特征在于，所述反相器包括NMOS型反相器、PMOS型反相器和CMOS型反相器中至少一个，所述NMOS型反相器包括NMOS晶体管和电阻，所述PMOS型反相器包括PMOS晶体管和电阻，所述CMOS型反相器包括NMOS晶体管和PMOS晶体管。
7.—种显示装置，其特征在于，包括显示面板和权利要求1-6任一所述的驱动电路。
8.—种驱动电路的驱动方法，其特征在于，所述驱动电路包括时序控制器、时序调节器和驱动器，所述时序调节器与所述时序控制器的输入端连接，所述时序调节器的输出端与所述驱动器连接； 所述驱动方法包括: 所述时序控制器输出第一数据信号和第一时钟信号； 所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号； 所述驱动器根据所述第二数据信号和所述第二时钟信号产生驱动信号。
9.根据权利要求8所述的驱动电路的驱动方法，其特征在于，所述时序调节器包括转换单元和同步单元，所述转换单元的输入端与所述时序控制器连接，所述转换单元的第一输出端与所述同步单元的第一输入端连接，所述转换单元的第二输出端与所述驱动器连接，所述同步单元的第二输入端与所述时序控制器连接，所述同步单元的输出端与所述驱动器连接； 所述时序调节器调节所述第一数据信号和所述第一时钟信号的相位，以产生相互对应的第二数据信号和第二时钟信号的步骤包括: 所述转换单元调节所述第一时钟信号的相位以产生所述第二时钟信号； 所述同步单元根据所述第二时钟信号和所述第一数据信号产生第二数据信号，所述第二数据信号与所述第二时钟信号具有预定的相位差。
10.根据权利要求9所述的驱动电路的驱动方法，其特征在于，所述转换单元包括多个反相器。
11.根据权利要求9所述的驱动电路的驱动方法，其特征在于，所述同步单元包括D触发器。
12.根据权利要求8所述的驱动电路的驱动方法，其特征在于，所述驱动器包括源极驱动器。
【文档编号】G09G3/20GK104505017SQ201510038539
【公开日】2015年4月8日 申请日期:2015年1月26日 优先权日:2015年1月26日
【发明者】王洁琼 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司