像素驱动电路、像素驱动电路的驱动方法及显示装置与流程

本发明属于显示技术领域，具体涉及一种像素驱动电路、像素驱动电路的驱动方法及显示装置。

背景技术：

有机发光显示器(OLED)是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED已经开始取代传统的LCD显示屏。像素驱动电路设计是OLED显示器核心技术内容，具有重要的研究意义。

与TFT-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。图1为现有的像素驱动电路，请参阅图1，该像素驱动电路包括一个发光单元，该发光单元包括输入模块10、驱动模块11、发光模块12和存储模块13，其中，输入模块10与数据线data和扫描线scan相连，且输入模块10和驱动模块11相连，形成第一节点，输入模块10用于在扫描线的控制下将数据线上的信号提供给第一节点A；驱动模块11和第一电源线相连，形成第二节点B；存储模块13的两端分别连接第一节点A和第二节点B；驱动模块11与发光模块12相连，发光模块12与第二电源线相连；其中，存储模块13用于在扫描线输入有效信号时受到第一电源线的充电以及在扫描线输入无效信号时向第一节点A放电；驱动模块用于在第一节点A的控制下控制第一电源线和发光模块12导通，以驱动发光模块12发光。具体地，输入模块10包括开关管T1，驱动模块11包括驱动管T1，存储模块包括存储电容Cs；发光模块12包括发光元件OLED，当扫描线选择某一行时，V_scan为低，T1导通，数据电压V_data写入存储电容Cs，当该行扫描结束后，V_scan变高，T1关断，存储在Cs上的栅极电压驱动T2管，使其产生电流来驱动OLED，保证OLED在一帧内持续发光。但是，在实际应用中，由于工艺制程和器件老化等原因，在各像素驱动电路的驱动管的阈值电压不相等，这样，就会导致流过每个像素点OLED的电流相对理论值发生变化，从而使得显示亮度不均，从而影响整个图像的显示效果。

为解决上述问题，现有技术采用一种具有补偿电路的6T1C的像素驱动电路，但是，其又会存在以下技术问题：由于一个像素驱动电路只能驱动一个像素，且需要设置一条数据线，若驱动多个像素，需要设置多个像素驱动电路和多条数据线，同时需要设置多个数据驱动IC，因此，不仅会导致像素间距Pixel Pitch较大，从而导致无法做到高PPI，而且还造成成本高。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素驱动电路及像素驱动电路的驱动方法，节省了数据线的设置数量，不仅可以在一定程度有利于减小像素间距Pixel Pitch，从而可以做到高PPI；而且，还可以减少数据驱动IC的设置数量，从而降低成本。

为解决上述问题之一，本发明提供了一种像素驱动电路，包括：补偿单元和多个发光单元；所述多个发光单元与同一条数据线相连但与不同的扫描线相连；

每个所述发光单元包括：输入模块、驱动模块、发光模块和存储模块、第一节点、第二节点和第三节点；

所述补偿单元包括：第一重置模块、第二重置模块和控制模块；

所述输入模块与数据线、对应的扫描线和对应的第一节点相连，用于在扫描线上信号的控制下将数据线上的信号提供给第一节点；

所述驱动模块的控制端与对应的第一节点相连，第一端与对应的第二节点相连，第二端与对应的发光模块的第一端相连；所述发光模块的第二端与第二电源线相连；所述驱动模块用于在第一节点上信号的控制下导通第二节点和发光模块的第一端；

所述第一重置模块与第一电源线、第一控制线和所有的第二节点相连，用于在第一控制线上信号的控制下将第一电源线上的信号独立地提供给每个第二节点；

所述控制模块与所有的第一节点、所有的第三节点和第三控制线相连，用于在第三控制线上信号的控制下独立地导通每个第三节点和对应的第一节点；

所述第二重置模块与第三电源线、第二控制线和所有的第三节点相连，用于在第二控制线上信号的控制下将第三电源线上的信号独立地提供给每个第三节点；

所述存储模块的第一端与对应的第二节点相连，第二端与对应的第三节点相连，用于在该第二节点和第三节点上信号的控制下进行充电或放电，以及在第三节点浮接时保持第二节点和第三节点之间的电压差稳定。

优选地，所述补偿单元还包括：辅助放电模块；

所述辅助放电模块与第四控制线、所有的发光模块的第一端和第二端相连，用于在第四控制线上信号的控制下独立地导通每个发光模块的第一端和第二端。

优选地，所述第一重置模块包括：

与所述发光单元一一对应的多个第一重置子模块；

每个所述第一重置子模块与第一控制线、第一电源线和对应的第二节点相连，用以在第一控制线上信号的控制下将第一电源线上的信号提供给对应的第二节点。

优选地，所述第二重置模块包括：

与所述发光单元一一对应的多个第二重置子模块；

每个所述第二重置子模块与第二控制线、第三电源线和对应的第三节点相连，用以在第二控制线上信号的控制下将第三电源线上的信号提供给对应的第三节点。

优选地，所述第一重置子模块包括第一薄膜晶体管，

所述第一薄膜晶体管的栅极与所述第一控制线相连，所述第一薄膜晶体管的第一极与第一电源线相连，所述第一薄膜晶体管的第二极与第二节点相连。

优选地，所述第二重置子模块包括第二薄膜晶体管，

所述第二薄膜晶体管的栅极与所述第二控制线相连，所述第二薄膜晶体管的第一极与第三电源线相连，所述第二薄膜晶体管的第二极与第三节点相连。

优选地，所述第二控制线共用任一条扫描线。

优选地，所述控制模块包括：与所述发光单元一一对应的多个控制子模块；

每个所述控制子模块与第三控制线、对应的第一节点和对应的第三节点相连，用以在第三控制线上信号的控制下导通该第一节点和第三节点。

优选地，所述控制子模块包括第三薄膜晶体管，

所述第三薄膜晶体管的栅极与所述第三控制线相连，所述第三薄膜晶体管的第一极与所述第三节点相连，所述第三薄膜晶体管的第二极与第一节点相连。

优选地，所述第三控制线共用任一条扫描线但与所述第二控制线不同。

优选地，所述辅助放电模块包括：

与所述发光单元一一对应的多个辅助放电子模块；

每个所述辅助放电子模块与第四控制线、对应的发光模块的第一端和第二端相连，用于在第四控制线上信号的控制下导通该发光模块的第一端和第二端。

优选地，所述辅助放电子模块包括第四薄膜晶体管，

所述第四薄膜晶体管的栅极与所述第四控制线相连，所述第四薄膜晶体管的第一极和第二极分别与对应的所述发光模块的第一端和第二端相连。

优选地，所述第四控制线与第三控制线共用同一条扫描线。

本发明还提供一种上述像素驱动电路的驱动方法，包括重置步骤、数据写入及放电步骤和补偿发光步骤；其中

在所述重置步骤，所述第一重置模块在第一控制线上信号的控制下将第一电源线上的信号提供至所有的第二节点；所述第二重置模块在第二控制线上信号的控制下将第三电源线上的信号提供至所有的第三节点；所有的存储模块均在第三节点和第二节点上信号的控制下进行充电；

在所述数据写入及放电步骤，多个所述扫描线上依次输入有效信号，所述第一重置模块在第一控制线上的信号的控制下断开第一电源线和所有的第二节点；针对输入有效信号的当前扫描线对应的发光单元：所述输入模块在该扫描线上控制下将数据线上的信号提供至对应的第一节点；所述驱动模块在所述第一节点上信号的控制下导通对应的第二节点和对应的发光模块的第一端；所述存储模块在对应的第二节点和第三节点的作用下通过所述发光模块放电；

在补偿发光步骤，多个所述扫描线上均输入无效信号，每个所述输入模块在对应扫描线上控制下断开数据线和对应的第一节点；所述第一重置模块在第一控制线上的信号的控制下使第一电源线上的信号提供给所有的第二节点；所述第二重置模块在第二控制线上的信号的控制下断开第三电源线和所有的第三节点；所述控制模块在第三控制线上的信号的控制下导通所有的第三节点和对应的第一节点；每个所述存储模块在对应的第三节点处于浮接状态时保持对应的第二节点和对应的第三节点上的电压差稳定；每个所述驱动模块在第一节点上的信号的控制下导通对应的第二节点和对应的所述发光模块的第一端，控制所述发光模块发光。

优选地，在所述像素驱动电路采用权利要求2所述的像素驱动电路时，在所述数据写入及放电步骤，辅助放电模块在第四控制线上信号的控制下导通所有的发光模块的第一端和第二端，针对输入有有效信号的当前扫描线对应的发光单元：所述存储模块在对应的第二节点和第三节点的作用下通过所述第二电源线放电。

本发明还提供一种显示装置，包括本发明提供的上述像素驱动电路。

本发明具有以下有益效果：

在本发明中，借助一个补偿单元可以同时对多个发光单元进行阈值补偿发光，并且，可以使得多个发光单元仅与一条数据线相连，从而节省了数据线的设置数量，因此，不仅可以在一定程度有利于减小像素间距Pixel Pitch，从而可以做到高PPI；而且，还可以减少数据驱动IC的设置数量，从而降低成本。

附图说明

图1为现有的像素驱动电路；

图2为本发明实施例提供的像素驱动电路的一种原理框图；

图3为本发明实施例提供的像素驱动电路的另一种原理框图；

图4为图3所示的像素驱动电路的一种具体电路图；

图5为图4所示像素驱动电路的时序图；

图6a～图6e为图4所示像素驱动电路对应图5所示不同时间段的工作示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的像素驱动电路、像素驱动电路的驱动方法及显示装置进行详细描述。

实施例1

图2为本发明实施例提供的像素驱动电路的一种原理框图，请参阅图2，本发明实施例提供的像素驱动电路，包括：补偿单元和多个发光单元1，图2中以两个发光单元1为例进行说明，当然，本发明中发光单元1的数量也可以为3个以上；多个发光单元1与同一条数据线data相连但与不同的扫描线(如图2中的第一扫描线和第二扫描线)相连，也即，发光单元1与扫描线一一对应相连；每个发光单元1包括：输入模块10、驱动模块11、发光模块12、存储模块13、第一节点A、第二节点B和第三节点C；补偿单元2包括：第一重置模块21、第二重置模块22和控制模块23。

其中，输入模块10与数据线、对应的扫描线和对应的第一节点A相连，用于在扫描线上信号的控制下将数据线上的信号提供给第一节点A。在此需要说明的是，数据线分时提供对应不同发光单元的信号。

驱动模块11的控制端与对应的第一节点A相连，第一端与对应的第二节点B相连，第二端与对应的发光模块12的第一端相连；发光模块12的第二端与第二电源线相连；驱动模块11用于在第一节点A上信号的控制下导通第二节点B和发光模块的第一端。

第一重置模块21与第一电源线、第一控制线和所有的第二节点B相连，用于在第一控制线上信号的控制下将第一电源线上的信号独立地提供给每个第二节点B，用以使多个发光单元的第二节点B上的信号之间各自相互独立而不相互影响。

控制模块23与所有的第一节点A、所有的第三节点C和第三控制线相连，用于在第三控制线上信号的控制下独立地导通每个第三节点C和对应的第一节点A，用以使多个发光单元的第三节点C和第一节点A导通时各自相互独立而不相互影响。

第二重置模块22与第三电源线、第二控制线和所有的第三节点C相连，用于在第二控制线上信号的控制下将第三电源线上的信号独立地提供给第三节点C，用以使多个发光单元的第三节点C上的信号之间各自相互独立而不相互影响。

存储模块13的第一端与对应的第二节点B相连，第二端与对应的第三节点C相连，用于在该第二节点B和第三节点C上信号的控制下进行充电或放电，以及在第三节点C浮接时保持第二节点B和第三节点C之间的电压差稳定。

优选地，图3为本发明实施例提供的像素驱动电路的另一种原理框图，请参阅图3，补偿单元2还包括：辅助放电模块24；辅助放电模块24与第四控制线、所有的发光模块12的第一端和第二端相连，用于在第四控制线上信号的控制下独立地导通每个发光模块12的第一端和第二端，用以使多个发光单元的第一端上的信号之间各自相互独立而不相互影响。可以理解，借助该辅助放电模块24可以保证在补偿发光步骤之前发光模块12中无电流通过，因此，可以间接提高发光模块12的使用寿命。

下面结合图4详细描述本发明实施例提供的像素驱动电路的一种具体电路。请参阅图4，该像素驱动电路中包括三个发光单元1，为实现第一重置模块21将第一电源线上的信号独立地提供给每个第二节点B，第一重置模块21包括：与发光单元1一一对应的多个第一重置子模块211；每个第一重置子模块211与第一控制线、第一电源线和对应的第二节点B相连，用以在第一控制线上信号的控制下将第一电源线上的信号提供给对应的第二节点B。

具体地，第一重置子模块211包括第一薄膜晶体管T1，第一薄膜晶体管T1的栅极与第一控制线相连，所述第一薄膜晶体管T1的第一极与第一电源线相连，所述第一薄膜晶体管的第二极与第二节点B相连。

为实现第二重置模块22将第三电源线上的信号独立地提供给每个第三节点C，第二重置模块22包括：与发光单元1一一对应的多个第二重置子模块222；每个第二重置子模块22与第二控制线、第三电源线和对应的第三节点C相连，用以在第二控制线上信号的控制下将第三电源线上的信号提供给对应的第三节点C。

具体地，第二重置子模块22包括第二薄膜晶体管T2，第二薄膜晶体管T2的栅极与第二控制线相连，第二薄膜晶体管T2的第一极与第三电源线相连，所述第二薄膜晶体管T2的第二极与第三节点C相连。

优选地，第二控制线共用任一条扫描线，如图4中第二控制线共用第一扫描线Scan1，这样，可以使得第一扫描线“两用”，因而可以减少信号线的设置数量，从而进一步有利于减小像素间距Pixel Pitch。

控制模块23包括：与发光单元1一一对应的多个控制子模块231；每个控制子模块231与第三控制线、对应的第一节点A和对应的第三节点C相连，用以在第三控制线上信号的控制下导通该第一节点A和第三节点C。

具体地，控制子模块231包括第三薄膜晶体管T3，第三薄膜晶体管T3的栅极与第三控制线相连，所述第三薄膜晶体管T3的第一极与第三节点C相连，所述第三薄膜晶体管T3的第二极与第一节点A相连。

优选地，第三控制线共用任一条扫描线但与但与第二控制线不同，如图4中第三控制线为第三扫描线Scan3，这样，可以使得该第三扫描线“两用”，因而可以减少信号线的设置数量，从而进一步有利于减小像素间距Pixel Pitch。

为实现辅助放电模块在第四控制线的控制下独立地导通每个发光模块12的第一端和第二端，辅助放电模块24包括：与所述发光单元1一一对应的多个辅助放电子模块241；每个辅助放电子模块241与第四控制线、对应的发光模块12的第一端和第二端相连，用于在第四控制线上信号的控制下导通该发光模块12的第一端和第二端。

具体地，辅助放电子模块241包括第四薄膜晶体管T4，第四薄膜晶体管T4的栅极与所述第四控制线T4相连，所述第四薄膜晶体管T4的第一极和第二极分别与对应的所述发光模块12的第一端和第二端相连。

优选地，第四控制线和第三控制线共用同一条扫描线，如图4中第四控制线为第三扫描线Scan3。这样，可以使得第三扫描线“三用”，因而可以更减少信号线的设置数量，从而更进一步有利于减小像素间距Pixel Pitch。

在第二控制线共用任一条扫描线，第三控制线共用任一条扫描线但与第二控制线不同，第四控制线与第三控制线共用同一条扫描线的情况下，第三薄膜晶体管T3与第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4的类型均不相同，在图4中，第三薄膜晶体管T3为N型晶体管，第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4为P型晶体管。

图4中的3个发光单元1按照排列位置被分别称之为左发光单元、中发光单元和右发光单元；对应左发光单元、中发光单元和右发光单元，各自的输入模块10均包括第五晶体管T5，驱动模块11均包括第六晶体管T6；发光模块12均包括发光元件OLED；存储模块13均包括存储电容C1。其中，第五晶体管T5与第二晶体管T2相同，为P型晶体管；第一电源线输出电压Vdd，第二电源线和第三电源线为接地线(当然，在实际应用中，也可以为低电平端，在下文中均以接地端为例进行说明)；左发光单元、中发光单元和右发光单元依次对应Scan1～Scan3；第一控制线称为Em。

下面结合图5详细描述图4所示具体电路的工作过程，具体包括如下步骤：

重置步骤，结合时序图的第1时间段，Scan1、Scan3、Em均为低电位，Scan2为高电位；除了所有的T3和中发光单元的T5断开，其余开关TFT均导通，所有的第三节点C同时接地，电势为0V；所有的第二节点B都接入Vdd，左发光单元和右发光单元的第一节点A接入数据线的信号，电势为V1，该步骤实现了对所有的存储模块13进行充电的过程，具体充电过程件图6a中的箭头所示。

所述数据写入及放电步骤，包括与发光单元数量一一对应的第一步、第二步和第三步。其中

在第一步，结合时序图的第2时间段，Scan1～Scan3低电位，Em为高电位，除了所有的T1和T3关闭，所有的开关管均导通，此时，所有的第一节点A均写入数据线，且当前信号为左发光单元对应的数据信号V1，C1、C2和C3沿图6b中箭头表示的路径各自放电，放电的最终结果是：左发光单元的第二节点的电压为V1+Vth1，Vth1为左发光单元的T6的阈值电压；中发光单元的第二节点的电压为V1+Vth2，Vth2为中发光单元的T6的阈值电压；右发光单元的第二节点的电压为V1+Vth3，Vth3为右发光单元的T6的阈值电压。在此放电过程中，由于每个T4将对应的OLED的第一端和第二端相连接，因此，电流不会通过OLED，提高了OLED的寿命。

在第二步，结合时序图的第3时间段，Scan1提前拉高；Scan2和Scan3保持低电位，Em保持高电位，此时，仅中发光单元和右发光单元的T5和所有发光单元的T4导通，数据线上的当前信号为中发光单元对应的数据信号V2，中发光单元和右发光单元的C1均开始放电，放电路径参见图6c中的箭头所示，放电的最终结果是：中发光单元的第二节点B的电压变为V2+Vth2，右发光单元的第二节点B的电压变为V2+Vth3。

在第三步，结合时序图的第4时间段，Scan2拉高，Scan1、Scan3、Em保持；此时，仅右发光单元的T5和所有的发光单元的T4导通，右发光单元的C1开始放电，放电路径参见图6d中的箭头所示，数据线上的当前信号为右发光单元对应的数据信号V3，因此，右发光单元的第一节点A的电压为V3，放电的最终结果是：右发光单元的第二节点B的电压变为V3+Vth3。

补偿发光步骤，结合时序图的第5时间段，Em拉低，Scan3拉高，Scan1～Scan2保持，此时，仅所有的T1和所有的T3导通，所有的第二节点B接入Vdd，该Vdd产生驱动OLED发光的电流，如图6e的箭头所示，控制所有的OLED发光；由于当前每个第三节点C和对应的第一节点A相连，且所有的第三节点C悬浮状态，为保持原来的每个第二节点B和对应的第三节点C之间的电压差稳定，因此，每个第三节点C(或每个第一节点A)的信号会发生等压跳变，这使得则左发光单元的第一节点A上的电压跳变为Vdd-V1-Vth1；中发光单元的第一节点A的电压跳变为Vdd-V2-Vth2；右发光单元的第一节点A的电压跳变为Vdd-V3-Vth3。

再基于以下饱和电流公式，计算流入各个发光单元1的OLED的电流I_OLED。计算左发光单元的电流I_OLED＝K(V_GS-V_th1)²＝K[Vdd-(Vdd-V1-Vth1)-Vth1]²＝K·V1²；同理可以得到，中发光单元的电流I_OLED＝K·V2²；右发光单元的电流I_OLED＝K·V3²。

由上式中可以看到，此时，每个发光单元的电流I_OLED已经不受Vth的影响，只与Vdata有关，因此，彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(Vth)漂移的问题，消除其对IOLED的影响，保证OLED的正常工作；同时保证了使用1个补偿单元来完成三个像素的驱动，减少了数据线的数量，这样可大幅缩减Pixel Pitch大小并降低IC成本，从而获得更高的PPI。

综上所述，本发明实施例提供的像素驱动电路，借助补偿单元的第一重置模块、第二重置模块和控制模块和多个发光单元的输入模块、驱动模块、发光模块和存储模块、第一节点、第二节点和第三节点的相互配合，可以借助一个补偿单元同时对多个发光单元进行阈值补偿发光，并且，可以使得多个发光单元仅与一条数据线相连，从而节省了数据线的设置数量，因此，不仅可以在一定程度有利于减小像素间距Pixel Pitch，从而可以做到高PPI；而且，还可以减少数据驱动IC的设置数量，从而降低成本。

需要说明的是，在本实施例中，多个发光单元可以为同行设置的多个发光单元；也可以为同行设置且依次相邻的多个发光单元；还可以为多行多列排列的多个发光单元；当然，还可以为任意形式排列的多个发光单元。

实施例2

基于同一发明构思，本发明实施例提供一种上述实施例1提供的像素驱动电路的驱动方法，包括重置步骤、数据写入及放电步骤和补偿发光步骤；其中

在重置步骤，第一重置模块在第一控制线上信号的控制下将第一电源线上的信号提供至所有的第二节点；所述第二重置模块在第二控制线上信号的控制下将第三电源线上的信号提供至所有的第三节点；所有的存储模块均在第三节点和第二节点上信号的控制下进行充电。

在所述数据写入及放电步骤，多个所述扫描线上依次输入有效信号，所述第一重置模块在第一控制线上的信号的控制下断开第一电源线和所有的第二节点；针对输入有有效信号的当前扫描线对应的发光单元：所述输入模块在该扫描线上控制下将数据线上的信号提供至对应的第一节点；所述驱动模块在所述第一节点上信号的控制下导通对应的第二节点和对应的发光模块的第一端；所述存储模块在对应的第二节点和第三节点的作用下通过所述发光模块放电。

在补偿发光步骤，多个所述扫描线上均输入无效信号，每个所述输入模块在对应扫描线上控制下断开数据线和对应的第一节点；所述第一重置模块在第一控制线上的信号的控制下使第一电源线上的信号提供给所有的第二节点；所述第二重置模块在第二控制线上的信号的控制下断开第三电源线和所有的第三节点；所述控制模块在第三控制线上的信号的控制下导通所有的第三节点和对应的第一节点；每个所述存储模块在对应的第三节点处于浮接状态时保持对应的第二节点和对应的第三节点上的电压差稳定；每个所述驱动模块在第一节点上的信号的控制下导通对应的第二节点和对应的所述发光模块的第一端，控制所述发光模块发光。

优选地，在所述像素驱动电路采用具有辅助放电模块的像素驱动电路时，在所述数据写入及放电步骤，辅助放电模块在第四控制线上信号的控制下导通所有的发光模块的第一端和第二端，针对输入有有效信号的当前扫描线对应的发光单元：所述存储模块在对应的第二节点和第三节点的作用下通过所述第二电源线放电。

由于本实施例提供的驱动方法为与上述实施例1提供的像素驱动电路相对应的驱动方法，而在实施例1已经对驱动方法中进行了详细地描述，重复之处在此不再赘述，具体参见实施例1的驱动过程。

实施例3

本发明实施例还提供一种显示装置，该显示装置包括本发明上述实施例1提供的像素驱动电路。该显示装置解决问题的原理与前述像素驱动电路相似，因此该显示面板的实施可以参见前述像素驱动电路的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。