像素电路及像素电路的驱动方法与流程

本发明涉及显示器的像素驱动技术领域，具体而言，涉及一种像素电路及像素电路的驱动方法。

背景技术：

amoled显示技术因其色域广、视角宽、对比度高、功耗低等优点正逐步取代传统的显示技术(如液晶显示)。amoled显示屏中，像素电路作为像素点的信号控制电路，在显示面板中具有重要的作用。目前主流的ltps工艺，因工艺本身的缺陷，造成像素电路存在电压阈值(vth)不均一的问题，故像素电路主要以补偿vth为主，对高ppi产品(如微型显示器)，因像素版图空间更小，导致像素电路规划图的线宽变窄，造成电源电压的压降增大，导致显示屏的屏体信号写入不一致，而造成显示不均匀。

技术实现要素：

有鉴于此，本发明实施例的目的在于提供一种像素电路及像素电路的驱动方法。

本发明实施例提供的一种像素电路，应用于有源矩阵有机发光显示屏，所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一扫描信号线、第二扫描信号线、数据信号线、控制信号线、电容、电源及发光二极管；

所述第一晶体管的栅极连接第一扫描信号线，所述第一晶体管的源极与所述电容的第一极板连接，所述第一晶体管的漏极与第二晶体管的源极相连；

所述电容的第二极板与所述第三晶体管的漏极连接；

所述第二晶体管的栅极连接第二扫描信号线，所述第二晶体管的漏极与第四晶体管的栅极相连，所述第二晶体管的源极与所述数据信号线相连；

所述第三晶体管的源极与所述电源连接，所述第三晶体管的漏极与所述第四晶体管的源极连接，所述第三晶体管的栅极与控制信号线连接；

所述第四晶体管的漏极连接所述发光二极管；

所述发光二极管的阴极接地；

其中，所述第一扫描信号线发送控制信号到所述第一晶体管的栅极，以控制所述第一晶体管的打开或关闭；所述第二扫描信号线发送控制信号到所述第二晶体管的栅极，以控制第二晶体管打开或关闭；所述控制信号线发送控制信号到所述第三晶体管的栅极，以控制第三晶体管打开或关闭。

本发明实施例还提供一种像素电路的驱动方法，应用上述的像素电路，所述方法包括：

由第一扫描信号线发送控制信号到第一晶体管的栅极，以控制所述第一晶体管的打开或关闭；

由第二扫描信号线发送控制信号到第二晶体管的栅极，以控制所述第二晶体管的打开或关闭；

数据信号线发送数字信号经过所述第二晶体管可写入第四晶体管；

数据信号线的数字信号经过所述第一晶体管可写入电容；以及

电源的信号经过第三晶体管可写入所述第四晶体管。

与现有技术相比，本发明实施例提供的像素电路及像素电路的驱动方法，通过更少的晶体管及电容能够有效抵消电源电压及第四晶体管本身的阈值电压的影响，以使连接所述像素电路的显示器的显示更加均匀。另外，本申请实施例提供的像素电路架构简单，信号少，电路版图相对更简单，有利于像素电路的布局。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明第一实施例提供的像素电路的结构示意图。

图2为本发明较佳实施例提供的像素电路的时序图。

图3为本发明第二实施例提供的像素电路的结构示意图。

图4为本发明第三实施例提供的像素电路的结构示意图。

图5为本发明另一较佳实施例提供的像素电路的结构示意图。

图6为本发明较佳实施例提供的像素电路的驱动方法的流程图。

图标：m1-第一晶体管；m2-第二晶体管；m3-第三晶体管；m4-第四晶体管；m5-第五晶体管；m6-第六晶体管；scan1-第一扫描信号线；scan2-第二扫描信号线；vdate-数据信号线；em-控制信号线；oled-发光二极管；vd-电源；c-电容；vss-地域电源。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

第一实施例

本发明实施例提供一种像素电路，如图1所示，所述像素电路包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第一扫描信号线scan1、第二扫描信号线scan2、数据信号线vdate、控制信号线em、电容c、电源及发光二极管oled。

本实施例中，所述第一晶体管m1的栅极连接第一扫描信号线scan1，所述第一晶体管m1的源极与所述电容c的第一极板电性连接，所述第一晶体管m1的漏极与第二晶体管m2的源极相连。

在一种实施方式中，如图3所述，所述第一晶体管m1可以是双栅晶体管，所述第一晶体管m1的双栅极均与所述第一扫描信号线scan1相连。通过使用双栅晶体管可以有效降低漏电流的情况，以提高与所述第一晶体管m1连接的电容c信号的稳定性。

本实施例中，所述电容c的第二极板与所述第三晶体管m3的漏极连接。

本实施例中，所述第二晶体管m2的栅极连接第二扫描信号线scan2，所述第二晶体管m2的漏极与第四晶体管m4的栅极相连，所述第二晶体管m2的源极与所述数据信号线vdate相连。

本实施例中，所述第三晶体管m3的源极与所述电源vd连接，所述第三晶体管m3的漏极与所述第四晶体管m4的源极连接，所述第三晶体管m3的栅极与控制信号线em连接。

本实施例中，所述第四晶体管m4的漏极连接所述发光二极管oled，所述发光二极管oled的阴极接地。如图1所示，所述发光二极管oled接地域电源vss。

本实施例中，所述第一扫描信号线scan1发送控制信号到所述第一晶体管m1的栅极，以控制所述第一晶体管m1的打开或关闭；所述第二扫描信号线scan2发送控制信号到所述第二晶体管m2的栅极，以控制第二晶体管m2打开或关闭；所述控制信号线em发送控制信号到所述第三晶体管m3的栅极，以控制第三晶体管m3打开或关闭。

本实施例中，第一晶体管m1～第四晶体管m4可以分别是n型金属氧化物半导体(n-typemetal-oxidesemiconductor，nmos)，也可以是p型金属氧化物半导体(p-typemetal-oxidesemiconductor，pmos)。

在一种实施方式中，可以通过以下三个阶段驱动所述像素电路以实现所述像素电路对电源电压及所述第四晶体管m4的阈值电压抵消的目的。

第一阶段：第一扫描信号线scan1及第二扫描信号线scan2分别控制第一晶体管m1及第二晶体管m2打开，所述数据信号线vdate低电平的第一信号写入所述第四晶体管m4的栅极及所述电容c的第一极板。

第二阶段：第一扫描信号线scan1控制所述第一晶体管m1关闭，第二扫描信号线scan2控制控制第二晶体管m2打开，所述数据信号线vdate高电平的第二信号写入所述第四晶体管m4的栅极，使所述第四晶体管m4的源极钳位到第三信号，所述第三信号由所述第二信号与所述第四晶体管m4的阈值电压确定。

第三阶段：第一扫描信号线scan1及控制信号线em控制第一晶体管m1及第三晶体管m3打开，所述第四晶体管m4的源极电压等同所述电源的电源电压；在所述电容c的耦合作用，所述第四晶体管m4的栅极钳位到第四信号，所述第四信号由所述第一信号、第三信号及电源电压确定。

在一个实例中，在晶体管的栅极输入低电平时该晶体管被打开。如图2所示，第一阶段t1，所述第一扫描信号线scan1及第二扫描信号线scan2分别提供低电平以使第一晶体管m1及第二晶体管m2打开。所述数据信号线vdate低电平的第一信号写入所述第四晶体管m4的栅极及所述电容c的第一极板。在一个实例中，将所述第一信号记录为vdate1。在其它实例中，本实施例中的各个晶体管也可以是在晶体管的栅极输入高电平时该晶体管被开启。本发明实施例并不以晶体管的打开或关闭的方式为限。下面以在晶体管的栅极输入低电平时该晶体管打开为例进行描述。

第二阶段t2，所述第一扫描信号线scan1提供高电平，所述第一晶体管m1接收到所述第一扫描信号线scan1提供的信号后关闭。所述第二扫描信号线scan2提供低电平，所述第二晶体管m2接收到所述第二扫描信号线scan2提供的信号后打开。此时，所述数据信号线vdate输出高电平的第二信号，所述第四晶体管m4接收到所述数据信号线vdate输出的第二信号后处于关闭状态，所述第四晶体管m4的源极的电压钳位到第三信号，所述第三信号由所述数据信号线vdate输入的第二信号及该第四晶体管m4的阈值电压确定。在一个实例中，所述第二信号记录为vdate2，所述阈值电压记录为vth，则所述第三信号为vdate2-vth。

第三阶段t3，所述第二扫描信号线scan2分别提供高电平以使第二晶体管m2关闭。所述第一扫描信号线scan1与所述控制信号线em提供低电平，所述第一晶体管m1与所述第三晶体管m3接收到低电平信号后打开。此时，所述第四晶体管m4的源极电压为电源电压。在一个实例中，将所述电源vd的电源电压记录为vdd。在所述电容c的耦合作用下，所述第四晶体管m4的栅极电压为vdata1+(vdd-vdata2+vth)。

在第三阶段t3的第四晶体管m4的栅极与源极的压差为：

vgs＝vdata1+(vdd-vdata2+vth)-vdd

＝vdata1-(vdata2-vth)；

其中，所述vgs表示所述第四晶体管m4的栅极与源极的压差，vdate1表示所述第一信号，vdate2表示所述第二信号，vth表示所述第四晶体管m4的阈值电压；vdd表示所述电源电压；

此时，流过所述第四晶体管m4的电流为：

其中，所述ids表示流过所述第四晶体管m4的电流，所述β表示所述第四晶体管m4的方法倍数。

由上述ids的计算结果可以知道此时流过所述第四晶体管m4的电流不受所述电源电压及所述第四晶体管m4的阈值电压影响。通过上述的像素电路可以在使用更少的部件的情况下能够有效抵消所述电源电压及所述第四晶体管m4的阈值电压对发光二极管oled显示的效果的影响。另外，本申请实施例提供的像素电路架构简单，信号少，电路版图相对更简单，有利于像素电路的布局。

第二实施例

本实施例提供一种像素电路，本实施例与第一实施例类似，其不同之处在于，本实施例中的像素电路比第一实施例中的像素电路增加了第五晶体管m5。具体如图3所示，所述像素电路还包括第五晶体管m5。

本实施例中，所述第五晶体管m5连接在所述第四晶体管m4与所述发光二极管oled之间，所述第五晶体管m5的源极与所述第四晶体管m4的漏极连接，所述第五晶体管m5的漏极接地，所述第五晶体管m5的栅极与所述控制信号线em连接；所述控制信号线em发送控制信号到所述第五晶体管m5的栅极，以控制第五晶体管m5打开或关闭。

关于本实施例中的其它细节可以进一步地参考第一实施例中的描述，在此不再赘述。

根据本实施例中的像素电路，在第一实施例的基础上增加第五晶体管m5，可以有效防止第四晶体管m4处于截止态时漏电流流入所述发光二极管oled中，造成所述发光二极管oled亮度异常。

第三实施例

本实施例提供一种像素电路，本实施例与第一实施例类似，其不同之处在于，本实施例中的像素电路比第一实施例中的像素电路增加了第六晶体管m6及参考电平信号线。具体请参阅图5，所述像素电路还包括第六晶体管m6及参考电平信号线。

本实施例中，所述第六晶体管m6的栅极与所述第一扫描信号线scan1连接，所述第六晶体管m6的漏极连接所述发光二极管oled；所述第一扫描信号线scan1发送控制信号到所述第六晶体管m6的栅极，以控制第六晶体管m6打开或关闭。

所述参考电平信号线连接所述第六晶体管m6的源极，所述参考电平信号线用于提供初始电流通过第六晶体管m6流入发光二极管oled，对发光二极管oled进行初始化。

关于本实施例中的其它细节可以进一步地参考第一实施例中的描述，在此不再赘述。

根据本实施例中的像素电路，通过增加所述第六晶体管m6及参考电平信号线，通过所述参考电平信号线提供信号对所述发光二极管oled进行初始化，防止所述发光二极管oled的寄生电荷对后面接收到的信号的影响，从而提高所述发光二极管oled的稳定性。

在其它实施例中，如图5所示，像素电路可包括第一实施例、第二实施例及第三实施例中的全部元件。关于本实施例的具体细节可以进一步地参考第一至第三实施例中的描述，在此不再赘述。

第四实施例中

本发明实施例提供一种像素电路的驱动方法，所述方法包括：

由第一扫描信号线scan1发送控制信号到第一晶体管m1的栅极，以控制所述第一晶体管m1的打开或关闭；

由第二扫描信号线scan2发送控制信号到第二晶体管m2的栅极，以控制所述第二晶体管m2的打开或关闭；

数据信号线vdate发送数字信号经过所述第二晶体管m2可写入第四晶体管m4；

数据信号线vdate的数字信号经过所述第一晶体管m1可写入电容c或所述第四晶体管m4；以及

电源的信号经过第三晶体管m3可写入所述第四晶体管m4。

在一种实施方式中，本实施例中的方法通过三个阶段控制所述像素电路，如图6所示，每个阶段包括如下步骤。

第一阶段s101：第一扫描信号线scan1及第二扫描信号线scan2分别控制第一晶体管m1及第二晶体管m2打开，所述数据信号线vdate低电平的第一信号写入所述第四晶体管m4的栅极及所述电容c的第一极板。

第二阶段s102：第一扫描信号线scan1控制所述第一晶体管m1关闭，第二扫描信号线scan2控制控制第二晶体管m2打开，所述数据信号线vdate高电平的第二信号写入所述第四晶体管m4的栅极，使所述第四晶体管m4的源极钳位到第三信号，所述第三信号由所述第二信号与所述第四晶体管m4的阈值电压确定。

第三阶段s103：第一扫描信号线scan1及控制信号线em控制第一晶体管m1及第三晶体管m3打开，所述第四晶体管m4的源极电压等同所述电源vd的电源电压；在所述电容c的耦合作用，所述第四晶体管m4的栅极钳位到第四信号，所述第四信号由所述第一信号、第三信号及电源电压确定。

本实施例中，所述第二阶段的第三信号为所述第二信号与所述第四晶体管m4的阈值电压之差；

所述第三阶段的第四晶体管m4的栅极与源极的压差为：

vgs＝vdata1+(vdd-vdata2+vth)-vdd

＝vdata1-(vdata2-vth)；

其中，所述vgs表示所述第四晶体管m4的栅极与源极的压差，vdate1表示所述第一信号，vdate2表示所述第二信号，vth表示所述第四晶体管m4的阈值电压；vdd表示所述电源电压；

此时，流过所述第四晶体管m4的电流为：

其中，所述ids表示流过所述第四晶体管m4的电流，所述β表示所述第四晶体管m4的方法倍数。

本实施例中，所述像素电路还包括连接在所述第四晶体管m4与发光二极管oled之间的第五晶体管m5，当第四晶体管m4有电流通过时，所述第四晶体管m4的电流经过所述第五晶体管m5后流入所述发光二极管oled。

本实施例中，所述像素电路还包括第六晶体管m6及参考电平信号线，所述方法还包括：所述第一扫描信号线scan1发送初始化控制信号给所述第六晶体管m6，控制第六晶体管m6打开，所述参考电平信号线提供初始电流通过第六晶体管m6流入发光二极管oled，对发光二极管oled进行初始化。

关于本实施例的其它细节可以进一步地参考第一至第三实施例中的描述，在此不再赘述。

根据本实施例中的方法，通过更少的晶体管及电容能够有效抵消电源电压及第四晶体管本身的阈值电压的影响，以使连接所述像素电路的显示器的显示更加均匀。另外，本申请实施例提供的像素电路架构简单，信号少，电路版图相对更简单，有利于像素电路的布局。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。