本发明属于信号发生器设计技术领域，更具体地，涉及一种超高分辨率图形信号发生器及其快速启动、升级方法。
背景技术：
随着液晶模组技术的发展，液晶模组的分辨率得到快速提升，相继出现了8k、10k等高分辨率的大尺寸液晶模组。随着高分辨率的大尺寸液晶模组的发展，为实现对该类液晶模组的研发、生产和测试，对支持这些高分辨率液晶模组的图形信号发生器有了需求。
目前，市面上支持高分辨率高刷新率液晶模组的信号发生器的接口多为dp、hdmi及vbyone接口。但是，对于8k、10k等高分辨率的模组，由于dp及hdmi的带宽限制，需要采用高达64lanevbyone接口的图形型号发生器，现有的信号发生器对此不能支持。
技术实现要素：
针对现有技术的以上缺陷或改进需求，本发明提供了一种超高分辨率图形信号发生器及其启动、升级方法，其目的在于基于fpga实现信号的高速传输与分配，以满足高分辨率、高刷新率液晶模组的测试与生产需求。
为实现上述目的，按照本发明的一个方面，提供了一种超高分辨率图形信号发生器，包括主信号卡、背板子卡、一个或多个信号子卡；主信号卡挂载背板子卡，背板子卡挂载一个或多个信号子卡，由此级联构成的三级架构；主信号卡、背板子卡以及信号子卡均基于fpga实现；
其中，主信号卡作为全局控制单元及主信号生成单元，用于控制该超高分辨率图形信号发生器与上位机的通信、配置、背板子卡与信号子卡的同步、开关电、切图处理，以及图像信号的生成及分配；
主信号卡与背板子卡之间通过高速emif(externalmemoryinterface，外部存储器接口)总线传输控制及配置信息，背板子卡的fpga通过fpp(fastpassiveparallel，快速被动并行)配置接口完成主信号卡fpga的快速启动；
背板子卡用于实现主信号卡的emif总线扩展、主信号卡及各信号子卡的升级加载，以及为主信号卡及各信号子卡提供物理层通道；主信号卡及各信号子卡通过连接器插装在背板子卡上。
背板子卡与各信号子卡之间通过emif扩展总线实现主信号卡下发的控制信号及配置信息的传输，通过fpp配置接口传输fpga配置信号；
各信号子卡用于vbyone信号的输出。
优选的，上述的超高分辨率图形信号发生器，各信号子卡均通过8lane的高速收发器经背板子卡上的连接器与主信号卡进行信号交互。
优选的，上述的超高分辨率图形信号发生器，当超高分辨率图形信号发生器收到开电命令，主信号卡将图像数据及配置数据通过高速收发器发送给信号子卡，信号子卡将主信号卡发送的图像数据解码后存储在信号子卡外挂的存储器中，并利用主信号卡发送的配置数据完成信号子卡的配置，然后根据配置数据将存储在外挂的存储器中的图像数据输出，用于待测模组的点屏；其中，配置数据包括时序、刷新率、输出lane数。
优选的，上述的超高分辨率图形信号发生器，各信号子卡均可灵活配置为4lane、8lane、16lane的vbyone信号输出接口，通过将多个信号子卡组合形成32lane或64lane的vbyone信号输出接口，从而适配高分辨率及高刷新率的模组；主信号卡则需根据模组的分屏方式及接口lane数对各信号子卡进行信号分配；其中，模组的分屏方式包括但不限于田字分屏、左右分屏、上下分屏。
优选的，上述的超高分辨率图形信号发生器，其主信号卡根据模组的分屏方式将模组各屏的图像数据根据上层软件下发的配置从外挂的存储器中读取出来，并输出至连接待测模组的信号子卡，支持通过上层软件配置实现信号子卡输出图像数据位置的可配功能；譬如，对田字分屏而言，主信号卡可将左上、右上、左下、右下任意四个位置的图像数据根据上层软件下发的配置从外挂的ddr4中读取出来，并输出至对应的信号子卡。
优选的，上述的超高分辨率图形信号发生器，主信号卡通过emif总线与外部vdd电源板、vbl电源板通信；其中，vdd电源板用于为待测模组提供工作电源，vbl电源板用于为待测模组提供背光电源；主信号卡通过emif总线将电源的配置信息发给vdd电源板、vbl电源板；
vdd电源板、vbl电源板收到配置信息后，完成电源的配置，并等待主信号卡的命令；当收到主信号卡发送的开电、关电命令后，vdd电源板、vbl电源板按照时序要求，完成各电源的输出或关闭；电源的配置信息包括电源输出、过流过压保护、欠流欠压保护和/或开电时序。
优选的，上述超高分辨率图形信号发生器，其主信号卡具有用于与上位机通信的以太网接口、用于键盘控制的usb接口，以及用于存储测试模组文件的emmc或ddr4存储器。
优选的，上述的超高分辨率图形信号发生器，其背板子卡具有spi接口，i2c接口，gpio接口；分别用于initialcode及寄存器的读写，edid/vcom的调节，待测模组的功能配置。
优选的，上述的超高分辨率图形信号发生器，其背板子卡设有外挂spiflash的接口以及外挂nandflash的接口；通过spiflash存储背板子卡fpga程序，通过nandflash存储主信号卡fpga程序及信号子卡fpga的程序。
优选的，上述的超高分辨率图形信号发生器，在系统上电后，首先通过主信号卡与上位机完成握手通信；然后从上位机获取图片数据、电源配置参数以及模组timing信息，并存储到其外挂的ddr4或emmc中。
优选的，上述的超高分辨率图形信号发生器，采用低成本且fpga直接能够从其自启动的spiflash作为存储介质，完成背板子卡fpga的自启动；
为了快速的升级及加载，主信号卡及信号子卡采用nandflash进行存储。
优选的，上述的超高分辨率图形信号发生器，其信号子卡外挂有用于存储模组测试文件的ddr4。
根据本发明的另一个方面，为实现超高分辨率图形信号发生器的快速、同步启动，基于上述三级架构的超高分辨率图形信号发生器，提供了一种超高分辨率图形信号发生器快速启动的方法，具体如下：
采用低成本且fpga直接能够从其自启动的spiflash作为背板子卡程序的存储介质，实现背板子卡fpga的自启动；
采用nandflash作为主信号卡fpga程序及信号子卡fpga程序的存储介质存；
当背板子卡完成自启动后，从nandflash中读取主信号卡fpga的程序，通过fpp配置接口完成主信号卡fpga的启动；
当主信号卡fpga启动完成，背板子卡fpga从nandflash中读出信号子卡的fpga程序，检测已插入的信号子卡的位置及数量，将fpag程序数据通过背板fpga的逻辑复制到所有插入信号子卡的fpp配置端口，完成所有信号子卡的同时并行启动，缩短启动时间。
根据本发明的另一个方面，为实现超高分辨率图形信号发生器的快速升级，基于上述三级架构的超高分辨率图形信号发生器，提供了一种超高分辨率图形信号发生器快速升级的方法，具体如下：
当信号子卡需要升级时，主信号卡通过以太网接口从上位机取得升级文件后存储在主信号卡外挂的ddr4中，通过emif总线将ddr4中的升级文件发送给背板子卡；背板子卡接收升级文件并存储到其外挂的nandflash中；
系统上电后，背板子卡通过as(activeserial，主动串行)模式从其外挂的spiflash中获取背板程序进行自启动；完成自启动后将其外挂的nandflash中的升级文件通过fpp配置接口加载到各信号子卡，各信号子卡所加载的升级文件一致。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的基于fpga的超高分辨率图形信号发生器，采用自定义高速transceiver通信协议，在由主信号卡、背板子卡、信号子卡构成的三级互联架构的基础上实现每lane最高12gbps的transceiver互联通信，最高支持的总带宽为576gbps(48lane)，远超8k、10k液晶模组在120hz刷新率情况下的带宽需求；
(2)本发明提供的基于fpga的超高分辨率图形信号发生器，通过emif总线实现主信号卡对各信号子卡的控制，emif总线的带宽可达到1gbps(125mhz的同步时钟)，实现了快速低延时的同步控制；
(3)本发明提供的基于fpga的超高分辨率图形信号发生器，通过fpp配置接口实现了主信号卡及信号子卡的快速启动，缩短了检测等待时间，可提高检测效率；
(4)本发明提供的基于fpga的超高分辨率图形信号发生器，利用fpga提供高速transceiver的接口实现信号扩展，可根据需求来配置信号子卡数量并可对若干个信号子卡进行组合，因此可动态配置为4/8/16/32/64lanevbyone接口，可适配不同分辨率及刷新率的液晶模组；另一方面，由于可根据实际测试需求配置信号子卡数量，可节省信号子卡，进而节省成本；
(5)本发明提供的超高分辨率图形信号发生器的程序加载以及升级方法，实现超高分辨率图形信号发生器的各信号子卡快速、同步启动以及升级，并具有缩短启动时间或升级时间的效果。
附图说明
图1是实施例提供的基于fpga的超高分辨率图形信号发生器的原理框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例提供的基于fpga的超高分辨率图形信号发生器，其架构如图1所示意的，包括主信号卡、背板子卡、一个或多个信号子卡；主信号卡挂载背板子卡，背板子卡挂载一个或多个信号子卡，由此级联构成的三级架构；主信号卡、背板子卡以及信号子卡均基于fpga实现；
其中，主信号卡作为全局控制单元及主信号生成单元，用于控制该超高分辨率图形信号发生器与上位机的通信、配置、背板子卡与信号子卡的同步、开关电、切图处理，以及图像信号的生成及分配；
主信号卡与背板子卡之间通过高速emif总线传输控制及配置信息，子板的fpga通过fpp配置接口实现主信号卡fpga的快速启动；
其中，背板子卡用于实现主信号卡的emif总线扩展、主信号卡及各信号子卡的升级加载，以及为主信号卡及各信号子卡提供物理层通道；主信号卡及各信号子卡通过连接器插装在背板子卡上。背板子卡与各信号子卡之间通过emif扩展总线完成主信号卡控制及配置信息的传输，通过fpp配置接口完成所有fpga配置信号的传输；
其中，信号子卡用于vbyone信号的输出；图1中，vx1指的是一路vbyone信号。
实施例提供的基于fpga的超高分辨率图形信号发生器可支持4个vbyone信号子卡；每个信号子卡均通过fpga实现的8lane的高速transceiver经背板连接器与主信号卡进行互联。
当超高分辨率图形信号发生器收到开电命令，主信号卡将图像数据及配置数据(包括时序、刷新率、输出lane数)通过高速收发器发送给信号子卡，信号子卡将主信号卡发送的图像数据解码后存储在信号子卡外挂的ddr4中，并利用主信号卡发送的配置数据完成信号子卡的配置，然后根据配置数据将存储在ddr4的图像数据输出，用于待测模组的点屏。
各信号子卡均可灵活配置为4lane、8lane、16lane的vbyone信号输出接口，通过将多个信号子卡组合形成32lane或64lane的vbyone信号输出接口，从而适配高分辨率及高刷新率的模组；主信号卡则用于根据模组的lane数对各信号子卡进行信号分配。
譬如，待测模组为64lanevbyone信号接口，图像输出为田字分屏，根据主信号卡的分配，由第一信号子卡1输出16lane左上角四分之一的图像，第二信号子卡2输出右上角四分之一的图像，第三信号子卡3输出左下角四分之一的图像，第四信号子卡4输出右下角四分之一的图像。实施例提供的超高分辨率图形信号发生器支持信号子卡输出图像数据位置的可配。
主信号卡通过emif总线与vdd电源板、vbl电源板通信；其中，vdd电源板用于为液晶模组提供工作电源，vbl电源板用于为液晶模组提供背光电源；主信号卡通过emif总线将电源的配置信息(包括电源输出、过流过压保护、欠流欠压保护、开电时序等)发给vdd、vbl电源板，电源板收到配置信息后，完成各电源的配置，并等待主信号卡的命令；当收到主信号卡发过来的开电、关电命令后，电源板按照时序要求，完成各电源的输出或关闭。
实施例提供的上述超高分辨率图形信号发生器，其主信号卡具有用于与上位机通信的以太网接口，用于键盘控制的usb接口，以及用于存储测试模组文件的emmc、ddr4。
实施例提供的上述超高分辨率图形信号发生器，其背板子卡具有spi接口，i2c接口，gpio接口；分别用于initialcode及寄存器的读写，edid/vcom的调节，模组的功能配置。
实施例提供的上述超高分辨率图形信号发生器，其背板子卡设有外挂spiflash的接口以及外挂nandflash的接口；通过spiflash存储背板fpga程序，通过nandflash存储主信号卡fpga及信号子卡fpga的程序。
由于背板子卡的fpga程序代码较小，可选择成本较低且fpga直接能够从其自启动的spiflash作为存储介质，完成背板子卡fpga的自启动。但是，由于主信号卡及信号子卡的程序代码较大，功能较多，且存在多种程序镜像，为了能快速的升级及加载，主信号卡及信号子卡采用nandflash进行存储。当背板子卡完成自启动后，从nandflash中读取主信号卡fpga的程序，通过fpp配置接口完成主信号卡fpga的启动。主信号卡fpga启动完成后，背板子卡fpga接着从nandflash中读出信号子卡的fpga程序，通过id管脚检测已插入的信号子卡的位置及数量，然后将fpag程序数据通过背板fpga的逻辑复制到所有插入信号子卡的fpp配置端口，完成所有信号子卡的同时并行启动，缩短启动时间。
上述超高分辨率图形信号发生器，其信号子卡外挂有用于存储模组测试文件的ddr4。当信号子卡需要升级时，主信号卡通过以太网从上位机取得升级文件后存储在主信号卡外挂的ddr4中；然后通过emif总线将ddr4中的升级文件发送给背板子卡；背板子卡接收升级文件并存储到其外挂的nandflash中。
设备上电后，背板子卡通过as模式从外挂的spiflash中获取背板程序进行自启动，在完成自启动后将其外挂的nandflash中的升级文件通过fpp配置接口加载到信号子卡，各信号子卡所加载的升级文件一致。
超高分辨率图形信号发生器上电后，通过主信号卡从上位机完成握手通信，然后获取图片数据、电源配置参数以及模组timing信息，并存储到其外挂的ddr4或emmc中。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。