像素电路及其驱动方法、显示装置与流程

本公开实施例涉及一种像素电路及其驱动方法、显示装置。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)显示装置由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(oled)可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

oled显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(activematrix，am)驱动和无源矩阵(passivematrix，pm)驱动。pmoled虽然工艺简单、成本较低，但因存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需求。相比之下，amoled在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过oled的电流的控制，从而使oled根据需要发光。相比pmoled，amoled所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，amoled在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。

技术实现要素：

本公开至少一实施例提供一种像素电路，包括数据写入电路、驱动电路、第一补偿电路、第二补偿电路和发光元件。所述驱动电路包括控制端、第一端和第二端，且配置为控制流经所述第一端和所述第二端的用于驱动所述发光元件发光的驱动电流；所述数据写入电路连接到所述驱动电路的控制端且配置为响应于扫描信号将数据信号或参考电压信号写入所述驱动电路的控制端；所述第一补偿电路和所述驱动电路的控制端以及所述驱动电路的第二端连接，且配置为存储写入的所述数据信号并对所述驱动电路进行补偿；所述第二补偿电路和扫描信号端以及所述驱动电路的第二端连接，且配置为根据所述驱动电路的控制端的电压变化量耦合调整所述驱动电路的第二端的电压。

例如，在本公开一实施例提供的像素电路中，所述驱动电路的控制端和第一节点连接，所述驱动电路的第二端和第二节点连接；所述数据写入电路和所述扫描信号端、数据信号端以及所述第一节点连接；所述发光元件和所述第二节点以及第一电压端连接。

例如，本公开一实施例提供的像素电路还包括复位电路。所述复位电路和复位控制端、复位电压端以及所述第二节点连接，且配置为响应于复位信号将复位电压施加至所述第二节点。

例如，本公开一实施例提供的像素电路还包括第一发光控制电路。所述第一发光控制电路和第二电压端、第一发光控制端以及所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将第二电压施加至所述驱动电路的第一端。

例如，本公开一实施例提供的像素电路还包括第二发光控制电路。所述第二发光控制电路和第二发光控制端、所述第二节点以及所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电流施加至所述发光元件。

例如，在本公开一实施例提供的像素电路中，所述驱动电路包括第一晶体管。所述第一晶体管的栅极作为所述驱动电路的控制端和所述第一节点连接，所述第一晶体管的第一极作为所述驱动电路的第一端和第三节点连接，所述第一晶体管的第二极作为所述驱动电路的第二端和所述第二节点连接。

例如，在本公开一实施例提供的像素电路中，所述数据写入电路包括第二晶体管。所述第二晶体管的栅极配置为和所述扫描信号端连接以接收所述扫描信号，所述第二晶体管的第一极配置为和所述数据信号端连接以接收所述数据信号，所述第二晶体管的第二极和所述第一节点连接。

例如，在本公开一实施例提供的像素电路中，所述第一补偿电路包括第一存储电容。所述第一存储电容的第一极和所述第一节点连接，所述第一存储电容的第二极和所述第二节点连接。

例如，在本公开一实施例提供的像素电路中，所述第二补偿电路包括第二存储电容。所述第二存储电容的第一极和所述扫描信号端连接，所述第二存储电容的第二极和所述第二节点连接。

例如，在本公开一实施例提供的像素电路中，所述复位电路包括第三晶体管。所述第三晶体管的栅极配置为和所述复位控制端连接以接收所述复位信号，所述第三晶体管的第一极和所述第二节点连接，所述第三晶体管的第二极配置为和所述复位电压端连接以接收所述复位电压。

所述第一发光控制电路包括第四晶体管。所述第四晶体管的栅极配置为和所述第一发光控制端连接以接收所述第一发光控制信号，所述第四晶体管的第一极配置为和所述第二电压端连接以接收所述第二电压，所述第四晶体管的第二极和所述驱动电路的第一端连接。

例如，在本公开一实施例提供的像素电路中，所述第二发光控制电路包括第五晶体管。所述第五晶体管的栅极配置为和所述第二发光控制端连接以接收所述第二发光控制信号，所述第五晶体管的第一极和所述第二节点连接，所述第五晶体管的第二极和所述发光元件连接。

本公开至少一实施例还提供一种显示装置，包括呈阵列分布的多个像素单元。每个所述像素单元包括本公开的实施例所述的像素电路。

例如，在本公开一实施例提供的像素电路中，还包括多条扫描信号线和多条数据信号线。每一行的扫描信号线和本行像素电路中的数据写入电路以及第二补偿电路连接以提供所述扫描信号；每一列的数据信号线和本列像素电路中的数据写入电路连接以提供所述数据信号或所述参考电压信号。

例如，本公开一实施例提供的显示装置还包括多条复位控制线。所述像素电路还包括复位电路，所述复位电路和复位控制端、复位电压端以及所述驱动电路的第二端连接，且配置为响应于复位信号将复位电压施加至所述驱动电路的第二端；每一行的复位控制线和本行像素电路中的复位电路连接以提供所述复位信号。

例如，本公开一实施例提供的显示装置还包括多条第一发光控制线。所述像素电路还包括第一发光控制电路，所述第一发光控制电路和第二电压端、第一发光控制端以及所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将第二电压施加至所述驱动电路的第一端；每一行的第一发光控制线和本行像素电路中的第一发光控制电路连接以提供所述第一发光控制信号。

例如，本公开一实施例提供的显示装置还包括多条第二发光控制线。所述像素电路还包括第二发光控制电路，所述第二发光控制电路和第二发光控制端、所述第二节点以及所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电流施加至所述发光元件；每一行的第二发光控制线和本行像素电路中的第二发光控制电路连接以提供所述第二发光控制信号。

本公开至少一实施例还提供一种像素电路的驱动方法，包括：补偿阶段和数据写入阶段。在补偿阶段，输入所述扫描信号，开启所述数据写入电路和所述驱动电路，所述第一补偿电路对所述驱动电路进行补偿；在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一补偿电路，所述第二补偿电路根据所述驱动电路的控制端的电压变化量耦合调整所述驱动电路的第二端的电压。

本公开至少一实施例还提供一种像素电路的驱动方法，包括：复位阶段、补偿阶段、数据写入阶段和发光阶段。在复位阶段，输入所述复位信号和所述扫描信号，开启所述复位电路和所述数据写入电路，对所述第一补偿电路、第二补偿电路和所述发光元件进行复位；在补偿阶段，输入所述扫描信号和所述第一发光控制信号，开启所述数据写入电路、所述第一发光控制电路和所述驱动电路，所述第一补偿电路对所述驱动电路进行补偿；在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一补偿电路，所述第二补偿电路根据所述第一节点的电压的变化耦合调整所述第二节点的电压；以及在发光阶段，输入所述第一发光控制信号和所述第二发光控制信号，开启所述第一发光控制电路、所述第二发光控制电路和所述驱动电路，所述第二补偿电路根据所述第一节点的电压的变化耦合调整所述第二节点的电压，所述第一发光控制电路将所述第二电压施加至所述驱动电路的第一端，所述第二发光控制电路将所述驱动电流施加至所述发光元件以使其发光。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1a为一种2t1c像素电路的示意图；图1b为另一种2t1c像素电路的示意图；

图2为本公开一实施例提供的一种像素电路的示意框图；

图3为本公开一实施例提供的另一种像素电路的示意框图；

图4为本公开一实施例提供的又一种像素电路的示意框图；

图5为图3中所示的像素电路的一种具体实现示例的电路图；

图6为图4中所示的像素电路的一种具体实现示例的电路图；

图7为本公开一实施例提供的驱动方法的时序图；

图8至图11分别为图5中所示的像素电路对应于图7中四个阶段的电路示意图；

图12为本公开一实施例提供的一种像素电路的电路图；以及

图13为本公开一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

amoled显示装置中使用的基础像素电路通常为2t1c像素电路，即利用两个tft(thin-filmtransistor，薄膜晶体管)和一个存储电容cs来实现驱动oled发光的基本功能。图1a和图1b分别为示出了两种2t1c像素电路的示意图。

如图1a所示，一种2t1c像素电路包括开关晶体管t0、驱动晶体管n0以及存储电容cs。例如，该开关晶体管t0的栅极连接扫描线以接收扫描信号scan1，例如源极连接到数据线以接收数据信号vdata，漏极连接到驱动晶体管n0的栅极；驱动晶体管n0的源极连接到第一电压端以接收第一电压vdd(高电压)，漏极连接到oled的正极端；存储电容cs的一端连接到开关晶体管t0的漏极以及驱动晶体管n0的栅极，另一端连接到驱动晶体管n0的源极以及第一电压端；oled的负极端连接到第二电压端以接收第二电压vss(低电压，例如接地电压)。该2t1c像素电路的驱动方式是将像素的明暗(灰阶)经由两个tft和存储电容cs来控制。当通过扫描线施加扫描信号scan1以开启开关晶体管t0时，数据驱动电路通过数据线送入的数据信号vdata将经由开关晶体管t0对存储电容cs充电，由此将数据信号vdata存储在存储电容cs中，且此存储的数据信号vdata控制驱动晶体管n0的导通程度，由此控制流过驱动晶体管以驱动oled发光的电流大小，即此电流决定该像素发光的灰阶。在图1a所示的2t1c像素电路中，开关晶体管t0为n型晶体管而驱动晶体管n0为p型晶体管。

如图1b所示，另一种2t1c像素电路也包括开关晶体管t0、驱动晶体管n0以及存储电容cs，但是其连接方式略有改变，且驱动晶体管n0为n型晶体管。图1b的像素电路相对于图1a的变化之处包括：oled的正极端连接到第一电压端以接收第一电压vdd(高电压)，而负极端连接到驱动晶体管n0的漏极，驱动晶体管n0的源极连接到第二电压端以接收第二电压vss(低电压，例如接地电压)。存储电容cs的一端连接到开关晶体管t0的漏极以及驱动晶体管n0的栅极，另一端连接到驱动晶体管n0的源极以及第二电压端。该2t1c像素电路的工作方式基本上与图1a所示的像素电路基本相同，这里不再赘述。

此外，对于图1a和图1b所示的像素电路，开关晶体管t0不限于n型晶体管，也可以为p型晶体管，由此控制其导通或截止的扫描信号scan1的极性进行相应地改变即可。

oled显示装置通常包括多个按阵列排布的像素单元，每个像素单元例如可以包括上述像素电路。在oled显示装置中，各个像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异，而且随着工作时间的变化例如温度变化的影响驱动晶体管的阈值电压可能会发生漂移现象。因此，各个驱动晶体管的阈值电压的不同可能会导致显示不良(例如显示不均匀)，所以就需要对驱动晶体管的阈值电压进行补偿。

因此，业界还在上述2t1c的基本像素电路的基础上提供了其他具有补偿功能的像素电路，补偿功能可以通过电压补偿、电流补偿或混合补偿来实现，具有补偿功能的像素电路例如可以为4t1c或4t2c等，这里不再详述。

本公开至少一实施例提供一种像素电路。该像素电路包括数据写入电路、驱动电路、第一补偿电路、第二补偿电路和发光元件。驱动电路包括控制端、第一端和第二端，且配置为控制流经第一端和第二端的用于驱动发光元件发光的驱动电流；数据写入电路连接到驱动电路的控制端且配置为响应于扫描信号将数据信号或参考电压信号写入驱动电路的控制端；第一补偿电路和驱动电路的控制端以及驱动电路的第二端连接，且配置为存储写入的数据信号并对驱动电路进行补偿；第二补偿电路和扫描信号端以及驱动电路的第二端连接，且配置为根据驱动电路的控制端的电压变化量耦合调整驱动电路的第二端的电压。本公开至少一实施例还提供对应于上述像素电路的驱动方法和显示装置。

本公开实施例提供的像素电路及其驱动方法、显示装置，可以对像素电路中的驱动电路的阈值电压进行补偿，可以避免显示不均匀，从而可以改善采用该像素电路的显示装置的显示效果。

下面结合附图对本公开的实施例及其示例进行详细说明。

本公开实施例的一个示例提供一种像素电路10，该像素电路10例如用于oled显示装置的子像素。如图2所示，该像素电路10包括驱动电路100、数据写入电路200、第一补偿电路300、第二补偿电路400和发光元件500。

例如，驱动电路100包括第一端110、第二端120和控制端130，其配置为控制流经第一端110和第二端120的用于驱动发光元件500发光的驱动电流，且驱动电路100的控制端130和第一节点n1连接，驱动电路100的第二端120和第二节点n2连接。例如，在发光阶段，驱动电路100可以向发光元件500提供驱动电流以驱动发光元件500进行发光，且可以根据需要的“灰度”发光。

例如，发光元件500可以采用oled，且配置为和第二节点n2以及第一电压端vss连接。需要说明的是，在本公开的一些实施例中，例如如图2和图3所示，发光元件500可以直接和第二节点n2连接。又例如，在本公开的一些实施例中，如图4所示，在像素电路10包括第二发光控制电路800的情形下，发光元件500还可以通过第二发光控制电路800与第二节点n2连接。本公开的实施例对此不作限定。

例如，数据写入电路200和扫描信号端(扫描信号线)gate、数据信号端(数据信号线)vdata/vref以及第一节点n1(即驱动电路100的控制端130)连接，且配置为响应于扫描信号将数据信号vdata或参考电压信号vref写入驱动电路100的控制端130。

例如，在复位阶段和补偿阶段，数据写入电路200可以响应于扫描信号而开启，从而可以将参考电压信号vref写入驱动电路100的控制端130(即第一节点n1)。又例如，在数据写入阶段，数据写入电路200可以响应于扫描信号而开启，从而可以将数据信号vdata写入驱动电路100的控制端130(即第一节点n1)，并将数据信号vdata存储在第一补偿电路300中，以在例如发光阶段时可以根据该数据信号vdata生成驱动发光元件500发光的驱动电流。例如参见下面的所述。

例如，在一些示例中，数据信号vdata的电平可以为约3.5v～4.5v，参考电压信号vref的电平可以为约3v，本公开的实施例包括但不限于此。

需要说明的是，在本公开的实施例的描述中，符号vdata既可以表示数据信号又可以表示数据信号的电平，同样地，符号vref既可以表示参考电压信号又可以表示参考电压信号的电平。以下各实施例与此相同，不再赘述。

例如，第一补偿电路300和驱动电路100的控制端130以及驱动电路100的第二端120连接，且配置为存储例如在数据写入阶段写入的数据信号vdata并可以对驱动电路100进行补偿。例如，在第一补偿电路300包括存储电容的情形下，在补偿阶段，第一补偿电路300可以使驱动电路100的阈值电压的相关信息相应地存储在存储电容中。又例如，在数据写入阶段，第一补偿电路300可以响应于扫描信号而开启，从而可以将数据写入电路200写入的数据信号存储在存储电容中，从而在例如发光阶段时可以利用存储的包括数据信号vdata以及阈值电压的电压对驱动电路100进行控制，使得驱动电路100可得到补偿。例如参见下面的所述。

例如，第二补偿电路400和扫描信号端gate以及驱动电路100的第二端120(即第二节点n2)连接，且配置为根据驱动电路100的控制端130的电压变化量耦合调整驱动电路100的第二端120的电压。例如，在第二补偿电路400包括存储电容的情形下，在数据写入阶段和发光阶段，当驱动电路100的控制端130(即第一节点n1)的电压变化时，根据该第二补偿电路400的存储电容自身的特性，第二补偿电路400可以根据第一节点n1的电压变化量耦合调整驱动电路100的第二端120(即第二节点n2)的电压，从而可以调整在发光阶段时用于驱动发光元件500进行发光的驱动电流的大小。例如参见下面的所述。

本公开的实施例提供的像素电路10可以对驱动电路100内部的阈值电压进行补偿，使得驱动发光元件500的驱动电流不受该阈值电压的影响，从而可以改善使用该像素电路的显示装置的显示效果以及延长发光元件500的使用寿命。

例如，如图3所示，在本实施例的另一个示例中，像素电路10还可以包括复位电路600和第一发光控制电路700。

例如，复位电路600和复位控制端(复位控制线)reset、复位电压端(复位电压线)vint以及第二节点n2连接，且配置为响应于复位信号将复位电压施加至第二节点n2。例如，在复位阶段，复位电路600可以响应于复位信号而开启，从而可以将复位电压施加至第二节点n2，从而可以对第一补偿电路300、第二补偿电路400以及发光元件500进行复位操作，以消除之前的发光阶段的影响。例如，在一些示例中，复位电压可以为约-3v，本公开的实施例包括但不限于此。

例如，第一发光控制电路700和第二电压端vdd、第一发光控制端(第一发光控制线)em1以及驱动电路100的第一端110连接，且配置为响应于第一发光控制信号将第二电压施加至驱动电路100的第一端110。

例如，在发光阶段，第一发光控制电路700响应于第一发光控制端em1提供的第一发光控制信号而开启，从而可以将第二电压端vdd提供的第二电压施加至驱动电路100的第一端110，同时在驱动电路100导通的情形下，驱动电路100可以将此第二电压施加至发光元件500以提供驱动电压，从而驱动发光元件500发光。又例如，在一些示例中，在补偿阶段(例如在发光阶段之前)，第一发光控制电路700也可以响应于第一发光控制信号而开启，从而第二电压可以通过驱动电路100对第二节点n2进行充电以补偿驱动电路100的阈值电压。

例如，如图4所示，在本实施例的另一个示例中，像素电路10还可以包括第二发光控制电路800。第二发光控制电路800和第二发光控制端(第二发光控制线)em2、第二节点n2以及发光元件500连接，且配置为响应于第二发光控制信号将驱动电流施加至发光元件500。例如，在复位阶段，第二发光控制电路800可以响应于第二发光控制信号而开启，从而复位电路600提供的复位电压可以通过第二发光控制电路800施加至发光元件500，从而可以对发光元件500进行复位操作，以消除之前的发光阶段的影响。又例如，在发光阶段，第二发光控制电路800可以响应于第二发光控制信号而开启，从而驱动电流可以通过第二发光控制电路800传输至发光元件500以使其发光。

在本公开的实施例中，通过设置第二发光控制电路800，可以使发光元件500只在发光阶段进行发光，避免了发光元件500在非发光阶段(例如补偿阶段和数据写入阶段)时产生微弱发光现象，可以提高采用该像素电路10的显示装置的对比度，从而可以改善显示效果。

需要说明的是，本公开的实施例中的第一电压端vss例如保持输入直流低电平信号，将该直流低电平称为第一电压；第二电压端vdd例如保持输入直流高电平信号，将该直流高电平称为第二电压。以下各实施例与此相同，不再赘述。

例如，图3中所示的像素电路10可以具体实现为图5所示的像素电路结构。如图5所示，该像素电路10包括：第一至第四晶体管t1、t2、t3、t4以及包括第一、第二存储电容c1、c2和发光元件oled。例如，第一晶体管t1被用作驱动晶体管，其他的第二至第四晶体管被用作开关晶体管。例如，发光元件oled可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。

例如，如图5所示，更详细地，驱动电路100可以实现为第一晶体管t1。第一晶体管t1的栅极作为驱动电路100的控制端130和第一节点n1连接，第一晶体管t1的第一极作为驱动电路100的第一端110和第三节点n3连接，第一晶体管t1的第二极作为驱动电路100的第二端120和第二节点n2连接。

数据写入电路200可以实现为第二晶体管t2。第二晶体管t2的栅极配置为和扫描信号端gate连接以接收扫描信号，第二晶体管t2的第一极配置为和数据信号端vdata/vref连接以接收数据信号vdata或参考电压信号vref，第二晶体管t2的第二极与第一节点n1连接。

第一补偿电路300可以实现为第一存储电容c1。第一存储电容c1的第一极和第一节点n1连接，第一存储电容c1的第二极和第二节点n2连接。

第二补偿电路400可以实现为第二存储电容c2。第二存储电容c2的第一极和扫描信号端gate连接，第二存储电容c2的第二极和第二节点n2连接。

复位电路600可以实现为第三晶体管t3。第三晶体管t3的栅极配置为和复位控制端reset连接以接收复位信号，第三晶体管t3的第一极和第二节点n2连接，第三晶体管t3的第二极配置为和复位电压端vint连接以接收复位电压。

第一发光控制电路700可以实现为第四晶体管t4。第四晶体管t4的栅极配置为和第一发光控制端em1连接以接收第一发光控制信号，第四晶体管t4的第一极配置为和第二电压端vdd连接以接收第二电压，第四晶体管t4的第二极和驱动电路100的第一端110(即第三节点n3)连接。

在本公开的一个实施例中，图4中所示的像素电路10可以具体实现为图6所示的像素电路结构。如图6所示，该像素电路10包括：第一至第五晶体管t1、t2、t3、t4、t5以及包括第一、第二存储电容c1、c2和发光元件oled。例如，第一晶体管t1被用作驱动晶体管，其他的第二至第五晶体管被用作开关晶体管。

例如，如图6所示，第二发光控制电路800可以具体实现为第五晶体管t5。第五晶体管t5的栅极配置为和第二发光控制端em2连接以接收第二发光控制信号，第五晶体管t5的第一极和第二节点n2连接，第五晶体管t5的第二极和发光元件oled连接(例如和oled的阳极连接)。需要说明的是，关于图6中的其它晶体管以及存储电容的描述可以参考图5所示的像素电路10中的相应描述，这里不再赘述。

在本公开的实施例的描述中，第一节点、第二节点、第三节点以及第四节点并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。

下面结合图7所示的信号时序图，对图5所示的像素电路10的工作原理进行说明，并且这里以各个晶体管为n型晶体管为例进行说明，但是本公开的实施例不限于此。如图7所示，包括四个阶段，分别为复位阶段1、补偿阶段2、数据写入阶段3以及发光阶段4，图中示出了每个阶段中各个信号的时序波形。

需要说明的是，图8为图5中所示的像素电路处于复位阶段1时的示意图，图9为图5中所示的像素电路处于补偿阶段2时的示意图，图10为图5中所示的像素电路处于数据写入阶段3时的示意图，图11为图5中所示的像素电路处于发光阶段4时的示意图。另外图8至图11中用虚线标识的晶体管均表示在对应阶段内处于截止状态，图8至图11中带箭头的虚线表示像素电路在对应阶段内的电流方向。图8至图11中所示的晶体管均以n型晶体管为例进行说明，即各个晶体管的栅极在接入高电平时导通，而在接入低电平时截止。

在复位阶段1，输入复位信号和扫描信号，开启复位电路600和数据写入电路200，对第一补偿电路300、第二补偿电路400和发光元件500进行复位。

如图7和图8所示，在复位阶段1，第三晶体管t3被复位信号的高电平导通，第二晶体管t2被扫描信号的高电平导通；同时，第四晶体管t4被第一发光控制信号的低电平截止，从而没有电流流过第一晶体管t1。

如图8所示，在复位阶段1，形成一条复位路径(如图8中带箭头的虚线所示)，第一存储电容c1、第二存储电容c2以及发光元件oled通过第三晶体管t3放电，从而将第二节点n2复位，所以经过复位阶段1后第二节点n2的电位为复位电压，例如复位电压为约-3v。由于在此阶段，数据信号端vdata/vref输入参考电压信号vref，因此经过复位阶段1后第一节点n1的电位为参考电压信号vref的电平，例如参考电压信号vref的电平为约3v，此时第一晶体管t1的栅极由于施加的参考电压信号而导通。

在复位阶段1，第一存储电容c1被复位，使存储在第一存储电容c1中的电压放电，从而使后续阶段中的数据信号可以被更迅速、更可靠地存储在第一存储电容c1中；同时，第二节点n2也被复位，即将发光元件oled复位，从而可以使发光元件oled在发光阶段4之前显示为黑态不发光，改善采用上述像素电路的显示装置的对比度等显示效果。

需要说明的是，例如如图6和图7所示，在像素电路10包括第二发光控制电路800(例如实现为第五晶体管t5)的情形下，在复位阶段1，第五晶体管t5被第二发光控制信号(由第二发光控制端em2提供)的高电平导通，从而同样可以实现对发光元件oled的复位。

在补偿阶段2，输入扫描信号和第一发光控制信号，开启数据写入电路200、第一发光控制电路700和驱动电路100，第一补偿电路300对驱动电路100进行补偿。

如图7和图9所示，在补偿阶段2，第四晶体管t4被第一发光控制信号的高电平导通，第二晶体管t2被扫描信号的高电平导通，由于第二晶体管t2的导通，数据信号端vdata/vref输入参考电压信号vref至第一节点n1，因此第一晶体管t1被参考电压信号vref的电平导通；同时，第三晶体管t3被复位信号的低电平截止。

如图9所示，在补偿阶段2，形成一条补偿路径(如图9中带箭头的虚线所示)，第二电压端vdd提供的第二电压通过第四晶体管t4和第一晶体管t1对第二节点n2进行充电(即对第一存储电容c1充电)。容易理解，在此阶段，第一节点n1的电位保持为参考电压信号的电平vref，同时根据第一晶体管t1的自身特性，当第二节点n2的电位增大到vref-vth时，第一晶体管t1截止，充电过程结束。需要说明的是，vth表示第一晶体管t1的阈值电压，由于在本实施例中，第一晶体管t1是以n型晶体管为例就行说明的，所以此处阈值电压vth是个正值。

通过根据第一晶体管t1的阈值电压vth，选择参考电压信号的电平vref，使得第一晶体管t1在该补偿阶段2开启时间较短且流过的电流较小，从而避免导致发光元件oled发光。

经过补偿阶段2后，第一节点n1的电位保持为参考电压信号的电平vref，第二节点n2的电位为vref-vth，也就是说将带有阈值电压vth的电压信息存储在了第一存储电容c1中，以用于后续在发光阶段时，对第一晶体管t1自身的阈值电压进行补偿。

需要说明的是，例如如图6和图7所示，在像素电路10包括第二发光控制电路800(例如实现为第五晶体管t5)的情形下，在补偿阶段2，第五晶体管t5被第二发光控制信号(由第二发光控制端em2提供)的低电平截止，从而避免发光元件oled在补偿阶段2可能产生的微弱发光现象，从而可以提高采用该像素电路10的显示装置的对比度、改善显示效果。

在数据写入阶段3，输入扫描信号和数据信号，开启数据写入电路200，数据写入电路200将数据信号写入第一补偿电路300，第二补偿电路400根据第一节点n1的电压的变化耦合调整第二节点n2的电压。

如图7和图10所示，在数据写入阶段3，第二晶体管t2被扫描信号的高电平导通；同时，第三晶体管t3被复位控制信号的低电平截止，第四晶体管t4被第一发光控制信号的低电平截止。

如图10所示，在数据写入阶段3，形成一条数据写入路径(如图10中带箭头的虚线所示)，数据信号vdata经过第二晶体管t2对第一节点n1进行充电，从而第一节点n1的电位由参考电压信号的电平vref变为数据信号的电平vdata。由于电容本身的特性，第一存储电容c1的一端即第一节点n1的电位的变化会导致另一端即第二节点n2的变化，同时又根据第一存储电容c1和第二存储电容c2串联连接，第二存储电容n2的一端即第四节点n4的电位保持不变，根据电荷守恒原理可以得到第二节点n2的电位变为vref-vth+(vdata-vref)c1/(c1+c2)。

经过数据写入阶段3后，第一节点n1的电位为数据信号的电平vdata，第二节点n2的电位为vref-vth+(vdata-vref)c1/(c1+c2)，也就是说将带有数据信号vdata的电压信息存储在了第一存储电容c1中，以用于后续在发光阶段时，提供灰度显示数据。

需要说明的是，例如如图6和图7所示，在像素电路10包括第二发光控制电路800(例如实现为第五晶体管t5)的情形下，在数据写入阶段3，第五晶体管t5被第二发光控制信号(由第二发光控制端em2提供)的低电平截止，从而避免发光元件oled在数据写入阶段3可能产生的微弱发光现象，可以提高采用该像素电路10的显示装置的对比度，从而可以改善显示效果。

在发光阶段4，输入第一发光控制信号，开启第一发光控制电路700和驱动电路100，第二补偿电路400根据第一节点n1的电压的变化耦合调整第二节点n2的电压，第一发光控制电路700将驱动电流施加至发光元件500以使其发光。

如图7和图11所示，在发光阶段4，第四晶体管t4被第一发光控制信号的高电平导通，第一晶体管t1由于上一阶段第一节点n1的电平也保持导通状态；同时，第二晶体管t2被扫描信号的低电平截止，第三晶体管t3被复位信号的低电平截止。

如图11所示，在发光阶段4，形成一条驱动发光路径(如图11中带箭头的虚线所示)。发光元件oled可以在流经第一晶体管t1的驱动电流的作用下发光。如图7所示，从数据写入阶段3到发光阶段4，扫描信号的电平(即第四节点n4的电平)是从高电平vgate(high)变为低电平vgate(low)，这时将串联的第一存储电容c1和第二存储电容c2看作一个电容，第四节点n4的电平的变化会导致第一节点n1的电平的变化，所以在此阶段，第一节点n1的电位变为vgate(low)-vgate(high)+vdata。在发光阶段4中，第四节点n4的电位是保持在vgate(low)不变的，同样地，采用和数据写入阶段3同样的方法可以得到第二节点n2的电位为vgate(low)-vgate(high)-vgate(low)*c2/(c1+c2)+vref-vth+(vdata-vref)*c1/(c1+c2)。

需要说明的是，在本公开的实施例中，vgate(low)表示扫描信号处于低电位时的电平，例如，vgate(low)可以包括-5v；vgate(high)表示扫描信号处于高电位时的电平，例如，vgate(high)可以包括5v。

具体地，流经发光元件oled的驱动电流ioled的值可以根据下述公式得出：

ioled＝1/2*k*(vgs-vth)²

将如下值：

vg＝vn1＝vgate(low)-vgate(high)+vdata，

vs＝vn2＝vgate(low)-vgate(high)-vgate(low)*c2/(c1+c2)

+vref-vth+(vdata-vref)*c1/(c1+c2)

代入上述公式可以得到：

ioled＝1/2*k*(vgate(low)*c2/(c1+c2)+(vdata-vref)*c2/(c1+c2))²

在上述公式中，vth表示第一晶体管t1的阈值电压，vgs表示第一晶体管t1的栅极和第一极例如源极之间的电压，vn1表示第一节点n1的电位，vn2表示第二节点n2的电位，k为一常数值。从上述公式可以看出，流经发光元件oled的驱动电流ioled不再与第一晶体管t1的阈值电压vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管t1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流ioled的影响，从而可以改善显示效果。

需要说明的是，例如如图6和图7所示，在像素电路10包括第二发光控制电路800(例如实现为第五晶体管t5)的情形下，在发光阶段4，第五晶体管t5被第二发光控制信号(由第二发光控制端em2提供)的高电平导通，从而可以将驱动电流ioled施加至发光元件oled以使其发光。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。

另外，需要说明的是，图5和图6中所示的像素电路10中的晶体管均是以n型晶体管为例进行说明的，此时，第一极可以是漏极，第二极可以是源极。如图5和图6所示，该像素电路10中的发光元件oled的阴极和第一电压端vss连接以接收第一电压。例如，在一个显示装置中，当图5和图6中所示的像素电路10呈阵列排布时，发光元件oled的阴极可以电连接到同一个电压端，即采用共阴极连接方式。

本公开的实施例包括但不限于图5和图6中的配置方式，例如如图12所示，在本公开的另一个实施例中，像素电路10中的晶体管也可以混合采用p型晶体管和n型晶体管，只需同时将选定类型的晶体管的端口极性按照本公开的实施例中的相应晶体管的端口极性相应连接即可。例如，如图12所示，第一晶体管t1采用n型晶体管，第二晶体管t2、第三晶体管t3和第四晶体管t4采用p型晶体管，需要注意的是，此时提供给第二晶体管t2、第三晶体管t3和第四晶体管t4的信号电平需要相应的变更为低电平。

需要说明的是，在本公开的实施例中，当驱动晶体管即第一晶体管t1采用n型晶体管时，其可以采用igzo(indiumgalliumzincoxide，氧化铟镓锌)制备工艺制作，相对于采用ltps(lowtemperaturepolysilicon，低温多晶硅)制备工艺，可以有效减小驱动晶体管的尺寸。

本公开实施例还提供一种显示装置1，如图13所示，该显示装置1包括：呈阵列分布的多个像素单元p、多条扫描控制线gl和多条数据信号线dl。需要说明的是，在图13中仅示出了部分的像素单元p、扫描控制线gl和数据信号线dl。例如，每个像素单元p可以包括上述实施例中提供的任一像素电路10，例如包括图5或图6中所示的像素电路10。

例如，每一行的扫描信号线和本行的像素电路10中的数据写入电路200(即扫描信号端gate)以及第二补偿电路400连接以提供扫描信号；每一列的数据信号线dl和本列像素电路10中的数据写入电路200(即数据信号端vdata/vref)连接以提供数据信号vdata或参考电压信号vref。

例如，在像素电路10包括复位电路600和第一发光控制电路700的情形下，显示装置1还可以包括多条复位控制线和多条第一发光控制线。

例如，复位电路600和复位控制端reset、复位电压端vint以及驱动电路100的第二端120连接，且配置为响应于复位信号将复位电压施加至驱动电路100的第二端120。例如，每一行的复位控制线和本行像素电路10中的复位控制端reset连接(即与复位电路600连接)以提供复位信号。

例如，第一发光控制电路700和第二电压端vdd、第一发光控制端em1以及驱动电路100的第一端110连接，且配置为响应于第一发光控制信号将第二电压施加至驱动电路100的第一端110。例如，每一行的第一发光控制线和本行像素电路中的第一发光控制端em1连接(即与第一发光控制电路700连接)以提供第一发光控制信号。

例如，在像素电路10包括第二发光控制电路800的情形下，显示装置1还可以包括多条第二发光控制线。

例如第二发光控制电路800和第二发光控制端em2、第二节点n2以及发光元件500连接，且配置为响应于第二发光控制信号将驱动电流施加至所述发光元件500。例如，每一行的第二发光控制线和本行像素电路10中的第二发光控制电路800连接以提供第二发光控制信号。

需要说明的是，图13所示的显示装置1还可以包括多条第一电压线、第二电压线和多条复位电压线以分别提供第一电压、第二电压和复位电压。

例如，如图13所示，该显示装置1还可以包括显示面板11、栅极驱动器12、数据驱动器14和定时控制器13。该显示面板11包括根据多条扫描控制线gl和多条数据信号线dl交叉限定的多个像素单元p；该栅极驱动器12用于驱动多条扫描信号线gl；该数据驱动器14用于驱动多条数据信号线dl；该定时控制器13用于布置从显示装置1外部输入的图像数据rgb、向数据驱动器14提供布置的图像数据rgb以及向栅极驱动器12和数据驱动器14输出扫描控制信号gcs和数据控制信号dcs，以对栅极驱动器12和数据驱动器14进行控制。

如图13所示，每个像素单元p连接到多条扫描控制线gl(包括扫描信号线、复位控制线以及第一发光控制线)、一条数据信号线dl、用于提供第一电压的第一电压线、用于提供第二电压的第二电压线以及用于提供复位电压的复位电压线。需要说明的是，在像素电路10包括第二发光控制电路800的情形下，每个像素单元p还连接到第二发光控制线。

例如，栅极驱动器12根据源自定时控制器13的多个扫描控制信号gcs向多个扫描控制线gl提供多个选通信号。多个选通信号包括扫描信号、第一发光控制信号、第二发光控制信号以及复位信号。这些信号通过多个扫描控制线gl提供给每个像素单元p。

例如，数据驱动器14使用参考伽玛电压根据源自定时控制器13的多个数据控制信号dcs将从定时控制器13输入的数字图像数据rgb转换成数据信号vdata。数据驱动器14向多条数据信号线dl提供转换的数据信号vdata。数据驱动器14仅在每个像素单元p的数据写入阶段3(图5)中输出数据信号vdata，在不同于数据写入阶段3的周期中，数据驱动器14向多个数据信号线dl输入参考电压信号vref。

例如，定时控制器13设置外部输入的图像数据rgb以匹配显示面板11的大小和分辨率，然后向数据驱动器14提供设置的图像数据。定时控制器13使用从显示装置外部输入的同步信号(例如点时钟dclk、数据使能信号de、水平同步信号hsync以及垂直同步信号vsync)产生多条扫描控制信号gcs和多条数据控制信号dcs。定时控制器13分别向栅极驱动器12和数据驱动器14提供产生的扫描控制信号gcs和数据控制信号dcs，以用于栅极驱动器12和数据驱动器14的控制。

例如，数据驱动电器14可以与多条数据信号线dl连接，以提供数据信号vdata；同时还可以与多条第一电压线、多条第二电压线和多条复位电压线连接以分别提供第一电压、第二电压和复位电压。

例如，扫描驱动电路20和数据驱动电路30可以实现为半导体芯片。该显示装置1还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。

下面结合上述实施例中关于图5所示的像素电路10的工作原理的描述对该显示装置1的逐行扫描过程进行描述，本实施例中的各个阶段可参考上述实施例中的相应描述。

例如，第n行的像素电路在经过复位阶段后，接收扫描信号线上的扫描信号而进入补偿阶段。在此阶段，将第n行的像素电路中的驱动晶体管(t1)的阈值电压vth写入第一补偿电路中，以用于在后续发光阶段时，对阈值电压vth进行补偿。容易理解，由于控制信号例如复位信号是根据时序信号逐行施加的，所以此时第n+1行的像素电路处于复位阶段。

第n行的像素电路在经过补偿阶段后进入数据写入阶段，在此阶段，将数据信号vdata写入第n行的像素电路中的第一补偿电路，以用于在后续发光阶段时，提供相应的灰度显示数据。此时，第n+1行的像素电路处于补偿阶段，将相应的阈值电压vth写入第n+1行的像素电路中的第一补偿电路。

第n行的像素电路在经过数据写入阶段后进入发光阶段，第n行的像素电路中的第一发光控制电路700接入第n行的第一发光控制线提供的开启信号而导通，从而第n行的像素电路实现发光显示。同时，第n+1行的像素电路处于数据写入阶段，将相应的数据信号vdata写入第n+1行的像素电路中的第一补偿电路。在下一时刻，第n+1行的像素电路的第一发光控制电路700接入第n+1行的第一发光控制线提供的开启信号而导通即可实现发光显示，依次类推，从而实现逐行扫描显示。

关于显示装置1的技术效果可以参考本公开的实施例中提供的像素电路10的技术效果，这里不再赘述。

例如，本实施例提供的显示装置1可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的实施例还提供一种驱动方法，可以用于驱动本公开的实施例提供的像素电路10。例如，该驱动方法包括如下操作。

在复位阶段，输入复位信号和扫描信号，开启复位电路600和数据写入电路200，对第一补偿电路300、第二补偿电路400和发光元件500进行复位。

在补偿阶段，输入扫描信号和第一发光控制信号，开启数据写入电路200、第一发光控制电路700和驱动电路100，第一补偿电路300对驱动电路100进行补偿。

在数据写入阶段，输入扫描信号和数据信号，开启数据写入电路200，数据写入电路200将数据信号写入第一补偿电路300，第二补偿电路400根据第一节点n1的电压的变化耦合调整第二节点n2的电压。

在发光阶段，输入第一发光控制信号和第二发光控制信号，开启第一发光控制电路700、第二发光控制电路800和驱动电路100，第二补偿电路400根据第一节点n1的电压的变化耦合调整第二节点n2的电压，第一发光控制电路700将第二电压施加至驱动电路100的第一端110，第二发光控制电路800将驱动电流施加至发光元件500以使其发光。

需要说明的是，关于该驱动方法的详细描述可以参考本公开的实施例中对于像素电路10的工作原理的描述，这里不再赘述。

本实施例提供的驱动方法可以对驱动电路的阈值电压进行补偿，例如可以避免显示不均匀，从而可以改善采用该像素电路的显示装置的显示效果。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。