一种像素电路、其驱动方法及显示装置与流程

本发明涉及显示技术领域，尤指一种像素电路、其驱动方法及显示装置。

背景技术：

有机发光(organiclightemittingdiode，oled)显示器是当今平板显示器研究领域的热点之一，与液晶显示器相比，oled显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、pda、数码相机等平板显示领域，oled显示器已经开始取代传统的液晶显示屏(liquidcrystaldisplay，lcd)。其中，像素电路设计是oled显示器核心技术内容，具有重要的研究意义。

现有的像素电路容易使显示面板发生残像问题，如图1a所示，当显示的画面中同时有高灰阶和低灰阶时，且在持续显示一段时间后，要切换至如图1b所示的同一灰阶的灰阶画面时，由于像素电路的驱动晶体管迟滞效应，驱动晶体管的栅源电压vgs正向扫描和反向扫描的i-v曲线是不重合的。例如从灰阶l255切换到灰阶l128和由从灰阶l0切换到灰阶l128，由于驱动晶体管的栅源电压vgs变化的方向不同，从而导致驱动电流不同，进而导致由于像素亮度不同而发生残像，如图1c所示，图1c会持续一段时间后变为如图1b所示的画面。

技术实现要素：

本发明实施例提供一种像素电路、其驱动方法及显示装置，用以改善显示面板的残像问题。

本发明实施例提供的一种像素电路，包括：数据写入模块、第一发光控制模块、第二发光控制模块、阈值补偿模块、阳极复位模块、电容模块、驱动晶体管和发光二极管；其中，

所述阳极复位模块用于在复位阶段对所述发光二极管的阳极进行复位；

所述数据写入模块用于在数据写入阶段向所述驱动晶体管的第一极写入数据信号；

所述阈值补偿模块用于在所述复位阶段和所述数据写入阶段控制所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；

所述第一发光控制模块用于在发光阶段向所述驱动晶体管的第一极提供电源电压；

所述第二发光控制模块用于在所述复位阶段和所述发光阶段控制所述发光二极管的阳极与所述驱动晶体管的第二极导通；

所述驱动晶体管用于在所述发光阶段驱动所述发光二极管发光；

所述电容模块用于在所述驱动晶体管的栅极浮接时保持所述驱动晶体管的栅极电压稳定。

可选地，在本发明实施例提供的像素电路中，所述阳极复位模块包括第一开关晶体管；其中，

所述第一开关晶体管的栅极与复位控制端或与第一扫描信号端相连，所述第一开关晶体管的第一极与初始化信号端相连，所述第一开关晶体管的第二极与所述发光二极管的阳极相连。

可选地，在本发明实施例提供的像素电路中，所述数据写入模块包括第二开关晶体管，所述阈值补偿模块包括第三开关晶体管，所述电容模块包括电容；其中，

所述第二开关晶体管的栅极与第二扫描信号端相连，所述第二开关晶体管的第一极与所述驱动晶体管的第一极相连，所述第二开关晶体管的第二极与数据信号端相连；

所述第三开关晶体管的栅极与所述复位控制端相连，所述第三开关晶体管的第一极与所述驱动晶体管的栅极相连，所述第三开关晶体管的第二极与所述驱动晶体管的第二极相连；

所述电容的一端与第一电源电压端相连，所述电容的另一端与所述驱动晶体管的栅极相连。

可选地，在本发明实施例提供的像素电路中，所述第一发光控制模块包括第四开关晶体管，所述第二发光控制模块包括第五开关晶体管；

所述第四开关晶体管的栅极与第一发光控制端相连，所述第四开关晶体管的第一极与所述第一电源电压端相连，所述第四开关晶体管的第二极与所述驱动晶体管的第一极相连；

所述第五开关晶体管的栅极与第二发光控制端或所述第二扫描信号端相连，所述第五开关晶体管的第一极与所述驱动晶体管的第二极相连，所述第五开关晶体管的第二极与所述发光二极管的阳极相连。

可选地，在本发明实施例提供的像素电路中，所述第一开关晶体管的栅极与所述复位控制端相连，且所述第五开关晶体管的栅极与所述第二发光控制端相连；

所述驱动晶体管、所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管为p型晶体管，所述第四开关晶体管和所述第五开关晶体管为n型晶体管；或者，

所述驱动晶体管、所述第二开关晶体管、所述第四开关晶体管和所述第五开关晶体管为p型晶体管，所述第一开关晶体管和所述第三开关晶体管为n型晶体管。

可选地，在本发明实施例提供的像素电路中，所述第一开关晶体管的栅极与所述复位控制端相连，且所述第五开关晶体管的栅极与所述第二扫描信号端相连；

所述驱动晶体管、所述第二开关晶体管和所述第四开关晶体管为p型晶体管，所述第一开关晶体管、所述第三开关晶体管和所述第五开关晶体管为n型晶体管；或者，

所述驱动晶体管、所述第四开关晶体管和所述第五开关晶体管为p型晶体管，所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管为n型晶体管。

可选地，在本发明实施例提供的像素电路中，所述第一开关晶体管的栅极与所述第一扫描信号端相连，且所述第五开关晶体管的栅极与所述第二发光控制信号端相连；

所述驱动晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第四开关晶体管和所述第五开关晶体管为p型晶体管，所述第三开关晶体管为n型晶体管；或者，

所述驱动晶体管和所述第三开关晶体管为p型晶体管，所述第一开关晶体管、所述第二开关晶体管、所述第四开关晶体管和所述第五开关晶体管为n型晶体管。

可选地，在本发明实施例提供的像素电路中，所述复位控制端与所述第一发光控制端为同一端。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种像素电路。

相应地，本发明实施例还提供了一种上述像素电路的驱动方法，包括：

在复位阶段，所述阳极复位模块对所述发光二极管的阳极进行复位，所述第二发光控制模块控制所述发光二极管的阳极与所述驱动晶体管的第二极导通，所述阈值补偿模块控制所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

在写入阶段，所述数据写入模块向所述驱动晶体管的第一极写入数据信号，所述阈值补偿模块控制所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

在发光阶段，所述第一发光控制模块向所述驱动晶体管的第一极提供电源电压，所述第二发光控制模块控制所述发光二极管的阳极与所述驱动晶体管的第二极导通，所述驱动晶体管控制所述发光二极管发光，所述电容模块保持所述驱动晶体管的栅极电压稳定。

本发明有益效果如下：

本发明实施例提供的上述像素电路、其驱动方法及显示装置，其中像素电路包括：数据写入模块、第一发光控制模块、第二发光控制模块、阈值补偿模块、阳极复位模块、电容模块、驱动晶体管和发光二极管；在复位阶段，利用阳极复位模块对发光二极管的阳极进行复位，同时第二发光控制模块控制发光二极管的阳极与驱动晶体管的第二极导通，阈值补偿模块控制驱动晶体管的栅极与驱动晶体管的第一极导通；从而使驱动晶体管的第一极的电压向阳极复位模块方向放电直到驱动晶体管处于截止状态，从而确保驱动晶体管的栅源电压是一个恒定值，不受上一次信号/画面的影响，从而解决残像问题。

附图说明

图1a至图1c为现有像素电路显示不同灰阶是的画面示意图；

图2为本发明实施例提供的像素电路的结构示意图；

图3为本发明实施例提供的像素电路的具体结构示意图之一；

图4为本发明实施例提供的像素电路的具体结构示意图之二；

图5为本发明实施例提供的像素电路的具体结构示意图之三；

图6为本发明实施例提供的像素电路的具体结构示意图之四；

图7为本发明实施例提供的像素电路的具体结构示意图之五；

图8为本发明实施例提供的像素电路的具体结构示意图之六；

图9为本发明实施例提供的像素电路的具体结构示意图之七；

图10为本发明实施例提供的像素电路的具体结构示意图之八；

图11为本发明实施例提供的像素电路的具体结构示意图之九；

图12为图3所示的像素电路对应的输入时序图；

图13为图4所示的像素电路对应的输入时序图；

图14为图5所示的像素电路对应的输入时序图；

图15为图6所示的像素电路对应的输入时序图；

图16为图7所示的像素电路对应的输入时序图；

图17为图8所示的像素电路对应的输入时序图；

图18为图9所示的像素电路对应的输入时序图；

图19为图10所示的像素电路对应的输入时序图；

图20为图11所示的像素电路对应的输入时序图；

图21为本发明实施例提供的像素电路的驱动方法的流程示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法及有机电致发光显示面板的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种像素电路，如图2所示，包括：数据写入模块2、第一发光控制模块4、第二发光控制模块5、阈值补偿模块3、阳极复位模块1、电容模块6、驱动晶体管dt和发光二极管oled；其中，

阳极复位模块1用于在复位阶段对发光二极管oled的阳极进行复位；

数据写入模块2用于在数据写入阶段向驱动晶体管dt的第一极写入数据信号；

阈值补偿模块3用于在复位阶段和数据写入阶段控制驱动晶体管dt的栅极与驱动晶体管dt的第二极导通；

第一发光控制模块4用于在发光阶段向驱动晶体管dt的第一极提供电源电压；

第二发光控制模块5用于在复位阶段和发光阶段控制发光二极管oled的阳极与驱动晶体管dt的第二极导通；

驱动晶体管dt用于在发光阶段驱动发光二极管发光；

电容模块6用于在驱动晶体管dt的栅极浮接时保持驱动晶体管dt的栅极电压稳定。

本发明实施例提供的像素电路，在复位阶段，利用阳极复位模块对发光二极管的阳极进行复位，同时第二发光控制模块控制发光二极管的阳极与驱动晶体管的第二极导通，阈值补偿模块控制驱动晶体管的栅极与驱动晶体管的第一极导通；从而使驱动晶体管的第一极的电压向阳极复位模块方向放电直到驱动晶体管处于截止状态，从而确保驱动晶体管的栅源电压vgs是一个恒定值，不受上一次信号/画面的影响，从而解决残像问题。

并且，利用数据写入模块在数据写入阶段实现数据信号的写入，利用阈值补偿模块在数据写入阶段控制驱动晶体管的栅极与驱动晶体管的第二极导通，以对驱动晶体管阈值电压漂移的补偿，从而实现通过内部补偿改善了因工艺和晶体管老化造成的驱动晶体管阈值电压漂移造成的显示不均问题。

需要说明的是，在本发明实施例中，复位阶段、数据写入阶段和发光阶段为逐次发生的阶段。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

可选地，在本发明实施例提供的像素电路中，如图3至图11所示，阳极复位模块1包括第一开关晶体管m1；其中，

如图3至图6所示，第一开关晶体管m1的栅极与复位控制端comp相连，或如图7和图8所示，第一开关晶体管m1的栅极与第一扫描信号端gate1相连；

第一开关晶体管m1的第一极与初始化信号端vint相连，第一开关晶体管mi的第二极与发光二极管oled的阳极相连。

可选地，在本发明实施例提供的像素电路中，如图3至图11所示，数据写入模块2包括第二开关晶体管m2，阈值补偿模块3包括第三开关晶体管m3，电容模块6包括电容c1；其中，

第二开关晶体管m2的栅极与第二扫描信号端相连，第二开关晶体管m2的第一极与驱动晶体管dt的第一极相连，第二开关晶体管m2的第二极与数据信号端data相连；

第三开关晶体管m3的栅极与复位控制端comp相连，第三开关晶体管m3的第一极与驱动晶体管dt的栅极相连，第三开关晶体管m3的第二极与驱动晶体管dt的第二极相连；

电容c1的一端与第一电源电压端vdd相连，电容c1的另一端与驱动晶体管dt的栅极相连。

可选地，在本发明实施例提供的像素电路中，如图3至图11所示，第一发光控制模块4包括第四开关晶体管m4，第二发光控制模块5包括第五开关晶体管m5；

第四开关晶体管m4的栅极与第一发光控制端em1相连，第四开关晶体管m4的第一极与第一电源电压端vdd相连，第四开关晶体管m4的第二极与驱动晶体管dt的第一极相连；

如图3、图4、图7、图8、图9和图11所示，第五开关晶体管m5的栅极与第二发光控制端em2相连，或如图5、图6和图10所示，第五开关晶体管m5的栅极与第二扫描信号端gate2相连；

第五开关晶体管m5的第一极与驱动晶体管dt的第二极相连，第五开关晶体管m5的第二极与发光二极管oled的阳极相连。

以上仅是举例说明像素电路中各模块的具体结构，在具体实施时，各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的像素电路中，如图3至图11所示，发光二极管oled的阴极与第二电源电压端vee连接，第二电源电压端vee的电压一般为负电压或接地。

本发明实施例提供的上述像素电路，在复位阶段，需要保证第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。该阶段初始化信号端vint的信号依次通过导通的第一开关晶体管m1、第五开关晶体管m5和第三开关晶体管m3传输至第一节点n1，使驱动晶体管dt导通，而第二节点n2为浮接状态(floating)，因此第二节点n2的电压会向初始化信号端vint方向放电，直到第二节点n2的电压变为vint-vth时驱动晶体管dt截止，从而使驱动晶体管dt处于截止状态。在数据写入阶段，需要保证第二开关晶体管m2和第三开关晶体管m3导通，第四开关晶体管m4和第五开关晶体管m5截止，第一开关晶体管m1开始导通也可以截止，在此不作限定。该阶段数据信号端data的数据信号通过导通的第二开关晶体管m2传输至第二节点n2，第二节点n2的电压变为vdata，驱动晶体管dt导通，第一节点n1的电压充电至vdata+vth，驱动晶体管dt截止。因此在该阶段实现数据信号的写入，且驱动晶体管dt的阈值电压vth被锁住。在发光阶段，第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。该阶段，第一电源电压端vdd的电源电压通过导通的第四开关晶体管m4传输至第二节点n2，第二节点n2的电压变为vdd，由于电容c1的作用，第一节点n1的电压仍为vdata+vth。驱动晶体管dt工作处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管dt且用于驱动发光二极管oled发光的工作电流i满足公式：i＝k(vgs–vth)²＝k(vdata+vth-vdd–vth)²＝k(vdata-vdd)²，其中k为结构参数，相同结构中此数值相对稳定，可以算作常量。从而可以看出有机发光二极管oled的工作电流已经不受驱动晶体管dt的阈值电压vth的影响，彻底解决了由于工艺制程以及长时间的操作造成的驱动晶体管dt的阈值电压vth漂移，从而改善了面板显示的不均匀性。

本发明实施例提供的像素电路，由于在复位阶段结束时驱动晶体管dt的栅极电压和第一极电压为一固定值，从而保证在每一帧的复位阶段，驱动晶体管dt的栅源电压是一个固定值，从而解决残像问题。

下面通过具体几个实施例结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

实例一、

在本发明实施例提供的像素电路中，如图3所示，第一开关晶体管m1的栅极与复位控制端comp相连，且第五开关晶体管m5的栅极与第二发光控制端em2相连；驱动晶体管dt、第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3为p型晶体管，第四开关晶体管m4和第五开关晶体管m5为n型晶体管。对应的输入时序如图12所示。

在t1阶段(复位阶段)，gate2＝1，comp＝0，em1＝0，em2＝1。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate2＝0，comp＝0，em1＝0，em2＝0。第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3导通，第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate2＝1，comp＝1，em1＝1，em2＝1。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

实例二、

在本发明实施例提供的像素电路中，如图4所示，第一开关晶体管m1的栅极与复位控制端comp相连，且第五开关晶体管m5的栅极与第二发光控制端em2相连；驱动晶体管dt、第二开关晶体管m2、第四开关晶体管m4和第五开关晶体管m5为p型晶体管，第一开关晶体管m1和第三开关晶体管m3为n型晶体管。对应的输入时序如图13所示。

在t1阶段(复位阶段)，gate2＝1，comp＝1，em1＝1，em2＝0。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate2＝0，comp＝1，em1＝1，em2＝1。第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3导通，第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate2＝1，comp＝0，em1＝0，em2＝0。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

实例三、

在本发明实施例提供的像素电路中，如图5所示，第一开关晶体管m1的栅极与复位控制端comp相连，且第五开关晶体管m5的栅极与第二扫描信号端gate2相连；

驱动晶体管dt、第二开关晶体管m2和第四开关晶体管m4为p型晶体管，第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5为n型晶体管。对应的输入时序如图14所示。

在t1阶段(复位阶段)，gate2＝1，comp＝1，em1＝1。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate2＝0，comp＝1，em1＝1。第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3导通，第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate2＝1，comp＝0，em1＝0。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

实例四、

在本发明实施例提供的像素电路中，如图6所示，第一开关晶体管m1的栅极与复位控制端comp相连，且第五开关晶体管m5的栅极与第二扫描信号端相连；

驱动晶体管dt、第四开关晶体管m4和第五开关晶体管m5为p型晶体管，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3为n型晶体管。对应的输入时序如图15所示。

在t1阶段(复位阶段)，gate2＝0，comp＝1，em1＝1。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate2＝1，comp＝1，em1＝1。第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3导通，第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate2＝0，comp＝0，em1＝0。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

实例五、

在本发明实施例提供的像素电路中，如图7所示，第一开关晶体管m1的栅极与第一扫描信号端gate1相连，且第五开关晶体管m5的栅极与第二发光控制信号端em2相连；

驱动晶体管dt、第一开关晶体管m1、第二开关晶体管m2、第四开关晶体管m4和第五开关晶体管m5为p型晶体管，第三开关晶体管m3为n型晶体管；对应的输入时序如图16所示。

在t1阶段(复位阶段)，gate1＝0，gate2＝1，comp＝1，em1＝1，em2＝0。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate1＝1，gate2＝0，comp＝1，em1＝1，em2＝1。第二开关晶体管m2和第三开关晶体管m3导通，第一开关晶体管m1、第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate1＝1，gate2＝1，comp＝0，em1＝0，em2＝0。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

实例六、

在本发明实施例提供的像素电路中，如图8所示，第一开关晶体管m1的栅极与第一扫描信号端gate1相连，且第五开关晶体管m5的栅极与第二发光控制信号端em2相连；

驱动晶体管dt和第三开关晶体管m3为p型晶体管，第一开关晶体管m1、第二开关晶体管m2、第四开关晶体管m4和第五开关晶体管m5为n型晶体管。对应的输入时序如图17所示。

在t1阶段(复位阶段)，gate1＝1，gate2＝0，comp＝0，em1＝0，em2＝1。第一开关晶体管m1、第三开关晶体管m3和第五开关晶体管m5导通，第二开关晶体管m2和第四开关晶体管m4截止。第一节点n1的电压为vint，第二节点n2的电压为vint-vth。

在t2阶段(数据写入阶段)，gate1＝0，gate2＝1，comp＝0，em1＝0，em2＝0。第二开关晶体管m2和第三开关晶体管m3导通，第一开关晶体管m1、第四开关晶体管m4和第五开关晶体管m5截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdata。

在t3阶段(发光阶段)，gate1＝0，gate2＝0，comp＝1，em1＝1，em2＝1。第四开关晶体管m4和第五开关晶体管m5导通，第一开关晶体管m1、第二开关晶体管m2和第三开关晶体管m3截止。第一节点n1的电压为vdata+vth，第二节点n2的电压为vdd，发光二极管oled发光。

可选地，在本发明实施例提供的像素电路中，如图9至图11所示，复位控制端comp与第一发光控制端em1为同一端。即利用第一发光控制端em1代替复位控制端comp，从而减少一个信号端可以减少走线。具体地，图9对应的输入时序如图18所示，图10对应的输入时序如图19所示，图11对应的输入时序如图20所示。

但是考虑到信号延迟，如图3至图11所示，复位控制端comp与第一发光控制端em1单独设置，这样如图12至图17所示，在t1阶段，复位控制端comp在第一发光控制端em1的电位变化后变化，在t1阶段，复位控制端comp在第一发光控制端em1的电位变化前变化，这样可以避免信号延迟导致的输出异常。

具体地，在本发明实施例提供的像素电路中，n型晶体管在高电位信号作用下导通，在低电位信号作用下截止；p型晶体管在低电位信号作用下导通，在高电位信号作用下截止。

具体地，在本发明实施例提供的像素电路中，晶体管的第一极可以为源极，第二极为漏极，或者晶体管的第一极可以为漏极，第二极为源极，在此不作具体区分。

具体地，在本发明实施例提供的像素电路中，从降低漏电流的角度考虑，任意开关晶体管均可以设置为双栅结构，在此不作限定。

在具体实施时，在本发明实施例提供的显示面板中，驱动晶体管为p型晶体管，对于驱动晶体管为n型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。

在具体实施时，驱动晶体管和开关晶体管可以是薄膜晶体管(tft，thinfilmtransistor)，也可以是金属氧化物半导体场效应管(mos，metaloxidesemiconductor)，在此不做限定。在具体实施中，这些晶体管的第一极和第二极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。

基于同一发明构思，本发明实施例还提供了一种上述像素电路的驱动方法，由于该驱动方法解决问题的原理与前述一种像素电路相似，因此该驱动方法的实施可以参见方法的实施，重复之处不再赘述。

具体地，本发明实施例提供的一种像素电路的驱动方法，如图21所示，包括：

s2101、在复位阶段，阳极复位模块对发光二极管的阳极进行复位，第二发光控制模块控制发光二极管的阳极与驱动晶体管的第二极导通，阈值补偿模块控制驱动晶体管的栅极与驱动晶体管的第一极导通；

s2102、在写入阶段，数据写入模块向驱动晶体管的第一极写入数据信号，阈值补偿模块控制驱动晶体管的栅极与驱动晶体管的第一极导通；

s2103、在发光阶段，第一发光控制模块向驱动晶体管的第一极提供电源电压，第二发光控制模块控制发光二极管的阳极与驱动晶体管的第二极导通，驱动晶体管控制发光二极管发光，电容模块保持驱动晶体管的栅极电压稳定。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种像素电路。该显示装置可以为手机，也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与前述一种像素电路相似，因此该显示装置的实施可以参见前述像素电路的实施，重复之处不再赘述。

本发明实施例提供的上述像素电路、其驱动方法及显示装置，其中像素电路包括：数据写入模块、第一发光控制模块、第二发光控制模块、阈值补偿模块、阳极复位模块、电容模块、驱动晶体管和发光二极管；在复位阶段，利用阳极复位模块对发光二极管的阳极进行复位，同时第二发光控制模块控制发光二极管的阳极与驱动晶体管的第二极导通，阈值补偿模块控制驱动晶体管的栅极与驱动晶体管的第一极导通；从而使驱动晶体管的第一极的电压向阳极复位模块方向放电直到驱动晶体管处于截止状态，从而确保驱动晶体管的栅源电压vgs是一个恒定值，不受上一次信号/画面的影响，从而解决残像问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。