本发明属于信号发生器设计技术领域，更具体地，涉及一种视频信号扩展系统及方法。
背景技术：
随着液晶模组技术的发展，液晶模组的分辨率得到快速提升，相继出现了8K、10K等超大分辨率的大尺寸液晶模组；随着超大分辨率液晶模组的发展，为实现对该类液晶模组的研发、生产和测试，对支持这些超大分辨率液晶模组的信号发生器提出了新的需求。
液晶模组生产商对超大分辨率(8Kx4k 120HZ)的液晶模组LCM进行点屏测试时，需要图形信号发生器能同步发送8通道视频信号发送给液晶模组。同时为了节约成本，希望一台图形信号发生器能尽可能多通道的输出其他分辨率(如4k×2k及以下)视频信号(如DP，HDMI，V-by-One等)。然而受限于图形信号发生器的设计及生产成本，现有的图形信号发生器均无法满足同步输出8K×4K 120HZ的8通道视频信号的需求，其他分辨率的视频信号输出通道数也受到限制。
技术实现要素：
针对现有技术的至少一个缺陷或改进需求，本发明提供了一种视频信号扩展系统及方法，能够将视频数据拆分或复制为N路并进行封装、串化处理后，同步、高速、低时延地传输至多个扩展信号发生器，实现液晶模组的实时同步点屏测试，满足各种分辨率模式的液晶模组的多通道测试需求。
为实现上述目的，按照本发明的一个方面，提供了一种视频信号扩展系统，包括像素数据处理单元、寄存器、N个数据封装单元、N个数据发送单元，以及N个分别通过高速串行收发器与所述数据发送单元进行通讯的扩展信号发生器；其中，N为大于1的自然数；
所述像素数据处理单元用于根据外部上位机的测试开始命令获取视频源数据并根据寄存器中的待测液晶模组的配置信息对所述视频源数据进行拆分或复制，生成N路像素数据；所述配置信息包括时序参数信息、通道数和视频分配方式；当像素数据处理单元执行复制操作时，N取值为大于1的自然数；当像素数据处理单元执行复制操作时，N＝2n，其中n为大于等于1的自然数；
所述数据封装单元用于根据所述时序参数信息生成包有效信号和同步信号，并将所述同步信号和一路像素数据按照数据发送单元的输入接口时序要求封装成数据包；所述数据包经所述数据发送单元转换为高速串行数据，N个数据发送单元通过高速串行收发器同步将N路所述高速串行数据发送至对应的扩展信号发生器；
所述扩展信号发生器用于根据所述包有效数据和同步信号将一路所述高速串行数据解析为像素数据，N路所述像素数据可用于实现液晶模组的2N通道点屏测试。
优选的，上述视频信号扩展系统，其扩展信号发生器包括数据接收单元、数据解析单元和像素数据存储单元；
所述数据接收单元用于将数据发送单元产生的高速串行数据封装为数据包；
所述数据解析单元用于根据包有效信号将所述数据包解封以获取同步信号，并根据所述同步信号从所述数据包中解析得到像素数据；
所述像素数据存储单元用于将数据解析单元生成的像素数据存储在外部存储器中。
优选的，上述视频信号扩展系统，其数据发送单元包括数据解调模块和数据编码模块；
所述数据解调模块用于根据链路层包封装协议将数据封装单元生成的数据包解调为高速并行数据；
所述数据编码模块用于根据物理层编码协议将所述高速并行数据进行编码和串化，生成高速串行数据。
优选的，上述视频信号扩展系统，其数据发送单元和数据接收单元之间基于SerialLite II协议进行数据处理和收发。
优选的，上述视频信号扩展系统，其数据接收单元包括数据解码模块和数据转换模块；
所述数据解码模块用于根据物理层编码协议对接收的高速串行数据进行解码，生成高速并行数据；
所述数据转换模块用于根据链路层包封装协议将所述高速并行数据封装为数据包。
优选的，上述视频信号扩展系统，其像素数据处理单元包括时序生成模块、数据读取模块和数据拆分模块；
所述时序生成模块用于根据测试开始命令从寄存器中获取预先配置的时序参数信息，并根据所述时序参数信息生成主时序Timing；
所述数据读取模块用于根据所述主时序Timing从外部存储器中读取视频源数据；
所述数据拆分模块用于根据待测通道数、视频分配方式和主时序Timing将所述视频源数据拆分或复制为N路。
优选的，上述视频信号扩展系统，还包括双倍速率(Double Date Rate，DDR)同步动态随机存储器和扩展板；
所述DDR存储器与数据读取模块相连，用于存储主控设备发送的视频源数据；
所述扩展板的输入端与N个扩展信号发生器相连，输出端与待测液晶模组相连，用于存储N个扩展信号发生器输出的N路像素数据；所述扩展板具有包括DP，HDMI和VBYONE的多种信号接口，以适配不同信号类型的液晶模组。
按照本发明的另一个方面，提供了一种视频信号扩展方法，包括以下步骤：
S1：获取视频源数据并根据待测液晶模组的配置信息对所述视频源数据进行拆分或复制，生成N路像素数据；所述配置信息包括主时序Timing、通道数和视频分配方式；
S2：根据所述主时序Timing生成包有效信号和同步信号，并将所述同步信号和一路像素数据按照SerialLite II协议的时序要求封装成数据包；
S3：将N个数据包同步转换为N路高速串行数据；
S4：接收所述高速串行数据根据所述包有效数据和同步信号将N路高速串行数据同步解析为N路像素数据，N路所述像素数据可用于实现液晶模组的2N通道点屏测试。
优选的，上述视频信号扩展方法，其步骤S3中包括以下子步骤：
S31：根据SerialLite II协议的链路层包封装协议将N个数据包解调为N路高速并行数据；
S32：根据SerialLite II协议的物理层编码协议将所述高速并行数据进行编码和串化，生成N路高速串行数据。
优选的，上述视频信号扩展方法，其步骤S4中包括以下子步骤：
S41：根据SerialLite II协议的物理层编码协议对步骤S3中的N路高速串行数据进行解码，生成N路高速并行数据；
S42：根据SerialLite II协议的链路层包封装协议将N路所述高速并行数据封装为N个数据包。
S43：根据包有效信号将N个所述数据包解封以获取同步，并根据所述同步信号从N个数据包中解析得到N路像素数据；
S44：将N路像素数据存储在扩展板中。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的视频信号扩展系统及方法，主信号发生器中的像素处理单元根据待测液晶模组的配置信息将视频源数据拆分或复制为N路像素数据并经数据封装单元封装为数据包，数据发送单元对数据包进行解调、编码、串化处理后，能够高速同步传输至扩展信号发生器，像素处理单元、数据封装单元和数据发送单元协调配合实现了视频数据的拆分/复制以及高速、低时延的传输；系统实时性好，能够满足高分辨率液晶模组的多通道点屏测试需求。
(2)本发明提供的视频信号扩展系统及方法，采用serialLite II协议实现主信号发生器与多个扩展信号发生器之间的数据高速传输，单lane支持的最高速率6375Mbps，带宽高，协议板间数据误码率低，板间传输可靠，能够提高高分辨率液晶模组的点屏测试效率。
(3)本发明提供的视频信号扩展系统及方法，视频分配的方法灵活多变，既可以高分辨率图像(8k×4k 120HZ)拆分，拆分方式可配，也可以其他分辨率及帧率图像复制，适用不同大小分辨率需求范围广；且可以根据主信号发生器与扩展信号发生器的高速串行接口数量以及设备需求，任意配置扩展信号发生器的路数，扩展性好，能够为液晶模组提供不同通道数的测试信号。
附图说明
图1是本发明实施例提供的视频信号扩展系统的逻辑框图；
图2是本发明实施例提供的像素数据处理单元的逻辑框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1是本发明实施例提供的视频信号扩展系统的逻辑框图；如图1所示，该视频信号扩展系统包括主信号发生器以及4个通过高速串行收发器与主信号发生器进行通讯的扩展信号发生器；主信号发生器和扩展信号发生器之间通过SerialLite II协议实现视频信号的处理与收发；SerialLite II协议是Intel FPGA里的一种支持芯片间、板间和背板的数据包以及数据流传输的轻量级协议。SerialLite II协议提供了低门数量，以及低数据延迟的、可靠的、高速的串行线路上数据传输，该协议定义了链路层上的包封装方式以及物理层上的数据编码方式，支持单lane速率：622到6375Mbps。
点屏测试前，主控设备通过以太网口将待测液晶模组所需的视频源数据、时序参数、通道数和视频分配方式发送给主信号发生器，主信号发生器将视频源数据存储在DDR存储器中，将时序参数信息、通道数和视频分配方式配置到内部寄存器中；时序参数信息包括行场同步宽度、前后肩宽度等。
配置完成后，主控设备发出测试开始命令，主信号发生器根据时序参数信息、通道数和视频分配方式对视频源数据进行拆分或复制，生成4路像素数据，并将每一路像素数据同步转换为高速串行数据；
扩展信号发生器分别将一路高速串行数据解析为像素数据，并将一路像素数据分为2个通道输出，4个扩展信号发生器将4路8通道像素数据同步发送至液晶模组，从而实现液晶模组的8通道点屏测试。
主信号发生器包括像素数据处理单元、寄存器、4个数据封装单元和4个数据发送单元；
像素数据处理单元根据测试开始命令从寄存器中获取预先配置的时序参数和通道数，根据时序参数生成主时序Timing，然后根据主时序Timing、通道数和视频分配方式读取DDR中存储的视频源数据并将其拆分或复制为4路；本实施例中，像素数据处理单元包括时序生成模块、数据读取模块和数据拆分模块；
时序生成模块根据主控模块发出的测试开始命令从寄存器中获取预先配置的时序参数信息，并根据时序参数信息生成主时序Timing，包括行同步(horizontal synchronous，HS)信号，场同步(vertical synchronous，VS)信号和数据使能(data enable，DE)信号；
数据读取模块根据主时序Timing从主板DDR中读取视频源数据并存储在主信号发生器的内部FIFO中；根据主时序timing，数据读取模块在VS有效时清空FIFO，在FIFO非满时预先从主板DDR中读出视频源数据并写入FIFO中，FIFO位宽为512bit，每一拍数据包含16个像素点。
数据拆分模块根据主时序Timing、通道数和视频分配方式将视频数据拆分或复制为4路像素数据；每一路像素数据包括四个像素点；
(a)8Kx4k分辨率模式下，将视频源数据拆分为四路像素数据，一路像素数据包括四个像素点；根据寄存器中配置的视频分配方式将从DDR读出来的视频源数据按水平或者按田字格分成四份，每一份包含四个像素点。
具体实现方法：将主信号发生器的内部FIFO中的16个像素点数据读出，如果配置为水平分配，数据拆分模块每次读取1行数据的1/4并依次写入FIFO1、FIFO2、FIFO3、FIFO4中缓存；当1行数据写完后，按照DE的时序轮流读出FIFO1～FIFO4中的数据，形成四路并行数据。如果是配置成田字格分配，数据拆分模块将前1/2场数据的前1/2写入FIFO1中缓存，把前1/2场数据的后1/2写入FIFO2中缓存，把后1/2场数据的前1/2写入FIFO3中缓存，把后1/2场数据的后1/2写入FIFO4中缓存；当2行数据写完后，按照DE的时序轮流读出FIFO1～FIFO4中的数据，这样读出来的数据是田字格形式。
(b)其他分辨率模式下，将视频源数据复制为四路像素数据，一路像素数据包括四个像素点；具体实现方法：将主信号发生器的内部FIFO中的16个像素点数据读出，分4拍写到后级FIFO中，一次写入4个像素点，在DE有效时将4个像素点数据读出并复制为4份，生成4路像素数据，每一路包括四个像素点。
数据封装单元根据主时序Timing生成包有效信号和同步信号，并将同步信号和一路视频数据按照数据发送单元的输入接口时序要求封装成数据包；在DE上升沿时产生开始封装信号，DE下降沿时产生结束封装信号，在DE＝1时产生包有效信号，该包有效信号用于指示数据包有效，与数据包仪器被并行传输给数据发送单元；数据封装单元根据SerialLite II协议的数据包输入接口时序要求将四个像素点数据封装成数据位宽为128bit的有效数据包；128bit位宽的有效数据包中包括四个像素点数据，一个像素点的位宽为30bit，在剩余的8bit中，置高1bit表示DE有效；在VS信号有效的时候，在VS(低有效)下降沿开始时，通过计数器产生一个128字节的同步包，将DE有效信号置低，置高1bit表示VS有效，将有效数据包和同步包封装，这样就把像素数据、DE有效信号和VS有效信号封装成了数据包。
数据发送单元将数据封装单元生成的数据包转换为高速串行数据并通过高速串行收发器将其发送至扩展信号发生器。在本实施例中，数据发送单元包括数据解调模块和数据编码模块；
数据解调模块根据serialLite II定义的链路层包封装协议将数据封装单元生成的数据包解调为高速并行数据；数据解调模块的功能可以由Intel提供的SerialLite II IP内核实现；数据编码模块根据serialLite II定义的物理层编码协议将高速并行数据进行编码和串化，生成高速串行数据并通过高速串行收发器将其发送至扩展信号发生器；数据编码模块的功能可由Intel提供的Transceiver Native PHY IP内核来实现。
本实施例中，相同的数据封装单元和数据发送单元例化四份，能够将16路像素点数据同步发送到四个扩展信号发生器中；根据主信号发生器和扩展信号发生器的高速串行接口数量以及测试需求，可以调整数据封装单元和数据发送单元的路数，以满足液晶模组需要多通道测试信号的需求。
扩展信号发生器包括数据接收单元、数据解析单元和像素数据存储单元；
数据接收单元用于将数据发送单元产生的高速串行数据封装为数据包；本实施例中，数据接收单元包括数据解码模块和数据转换模块；
数据解码模块通过高速串行收发器接收数据编码模块发送的高速串行数据，并根据serialLite II定义的物理层编码协议对其进行解码，转换为高速并行数据；数据解码模块的功能可由Intel提供的Transceiver Native PHY IP内核来实现；数据转换模块根据serialLite II定义的链路层包封装协议将数据解码模块生成的高速并行数据封装为数据包。
数据解析单元根据包有效信号将数据包解封以反向恢复出VS以及DE有效信号，并根据DE有效信号从有效数据包中解析得到像素数据；
像素数据存储单元用于将数据解析单元生成的像素数据缓存在扩展信号发生器的内部FIFO中，然后写入扩展板中。
扩展板与待测液晶模组相连，其内存储了四个扩展信号发生器输出的四路像素数据；该扩展板具有包括DP，HDMI和VBYONE的多种信号接口，能够适配不同信号类型的液晶模组。扩展板根据液晶模组的需求将一路像素数据拆分或复制为两个通道输出至液晶模组进行点屏测试。
本实施例还提供了一种视频信号扩展方法，包括以下步骤：
S1：获取视频源数据并根据待测液晶模组的配置信息对视频源数据进行拆分或复制，生成4路像素数据；配置信息包括主时序Timing、通道数和视频分配方式；具体包括以下子步骤：
S11：根据外部上位机的测试开始命令从寄存器中获取预先配置的时序参数信息，并根据时序参数信息生成主时序Timing，包括HS信号，VS信号和DE信号；
S12：根据主时序Timing从外部存储器中读取视频数据；
S13：根据预先配置的通道数、视频分配方式和主时序Timing将视频源数据拆分或复制为4路像素数据。
S2：根据主时序Timing生成包有效信号和同步信号，并将同步信号和一路像素数据按照SerialLite II协议的时序要求封装成数据包；
S3：将4个数据包同步转换为4路高速串行数据；具体包括以下子步骤：
S31：根据SerialLite II协议的链路层包封装协议将4个数据包解调为4路高速并行数据；
S32：根据SerialLite II协议的物理层编码协议将高速并行数据进行编码和串化，生成4路高速串行数据。
S4：接收高速串行数据，根据包有效数据和同步信号将4路高速串行数据同步解析为4路像素数据；具体包括以下子步骤：
S41：根据SerialLite II协议的物理层编码协议对步骤S3中的4路高速串行数据进行解码，生成4路高速并行数据；根据SerialLite II协议的链路层包封装协议将4路高速并行数据封装为4个数据包。
S42：根据包有效信号同步将4个数据包解封以反向恢复出VS以及DE有效信号，并根据DE有效信号从有效数据包中解析得到像素数据；
S43：将4路像素数据存储在扩展板中。
本发明提供的基于SerialLite II协议的视频信号扩展系统及方法，主信号发生器中的像素处理单元根据待测液晶模组的配置信息将视频源数据拆分或复制为N路像素数据并经数据封装单元封装为数据包，数据发送单元对数据包进行解调、编码、串化处理后，能够高速同步传输至扩展信号发生器，像素处理单元、数据封装单元和数据发送单元协调配合实现了视频数据的拆分/复制以及高速、低时延的传输；系统实时性好，能够满足高分辨率液晶模组的多通道点屏测试需求。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。