GOA电路以及液晶显示面板的制作方法

本发明涉及显示器技术领域,尤其涉及一种goa电路，还涉及包含如上goa电路的液晶显示面板。

背景技术

主动式液晶显示装置中，每个像素具有一个薄膜晶体管(tft)，其栅极(gate)连接至水平扫描线，漏极(drain)连接至垂直方向的数据线，源极(source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有tft打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的ic来完成，外接的ic可以控制各级水平扫描线的逐级充电和放电。而goa技术，即gatedriveronarray(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接ic来完成水平扫描线的驱动。goa技术能减少外接ic的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

现有的goa电路，通常包括级联的多级goa驱动单元，每一级goa驱动单元对应驱动一级水平扫描线。现有的goa驱动单元的主要结构包括上拉控制模块(pull-upcontrolpart)、上拉模块(pull-uppart)、级传模块(transferpart)、下拉模块(keypull-downpart)和下拉维持模块(pull-downholdingpart)，以及负责电位抬升的自举(boast)电容。以2个ck输入信号的goa电路为例，对于第n级goa单元，上拉控制模块负责控制上拉模块和级传模块的打开时间，一般根据前一级goa驱动单元传递过来的扫描驱动信号gn-1和级传信号stn-1，输出本级电路的栅极控制信号qn(通常称为q点)；上拉模块和级传模块由栅极控制信号qn控制，主要负责将本级时钟信号ck转换为本级电路的扫描驱动信号gn和级传信号stn，下拉模块负责在第一时间将栅极控制信号qn和扫描驱动信号gn拉低为低电位，即，在接收到后一级goa电路单元传递过来的高电平的扫描驱动信号gn+1时，第一时间将本级电路的栅极控制信号qn和扫描驱动信号gn拉低为低电位关闭扫描信号；下拉维持模块则负责将本级电路的栅极控制信号qn和扫描驱动信号gn维持(holding)在关闭状态(即低电平电位)；自举电容(cboast)则负责q点的二次抬升，这样有利于上拉模块能够稳定输出本级扫描驱动信号gn。如上所述的goa电路，对于最后1级goa驱动单元，由于不再有往下级联的goa驱动单元提供扫描驱动信号gn+1，因此需要外部控制芯片提供与扫描驱动信号gn+1相同的信号来控制其中的下拉模块，并且最后1级goa驱动单元中输出的本级扫描驱动信号gn和级传信号stn也没有连接下一级的goa驱动单元，因此，最后1级goa驱动单元的电路负载与其之前各级goa驱动单元的电路负载是不一致的，这会降低最后1级goa驱动单元的电路的稳定性。

随着液晶面板的尺寸越做越大，时钟信号的数量也越来越多，6ck、8ck时钟信号被越来越多的应用到液晶面板的电路结构中。随着goa电路中需要的时钟信号数量增多，级联的goa驱动单元中出现电路负载不一致的goa驱动单元的数量也增多，例如8个ck时钟信号的goa电路，最后4级goa驱动单元会出现前述电路负载不一致的情况，进一步增加了goa电路的不稳定性。

因此，现有技术还有待于改进和发展。

技术实现要素：

鉴于现有技术的不足，本发明提供了一种goa电路，所述goa电路中对应于液晶显示面板的n条扫描线的第1至第n级goa驱动单元的电路负载趋于一致，提升了goa电路输出信号的稳定性。

为了实现上述目的，本发明采用了如下的技术方案：

一种goa电路，包括级联设置的第1至第n级goa驱动单元，用于依次向液晶显示面板中的第1至第n条扫描线提供扫描驱动信号，其中，用于驱动所述goa电路的时钟信号的数量为m，所述goa电路还包括级联于所述第n级goa驱动单元之后的第n+1至第n+i级goa驱动单元，所述第n+1至第n+i级goa驱动单元分别一一对应地与第n-i+1至第n级goa驱动单元电性连接，以控制所述第n-i+1至第n级goa驱动单元正常工作，并使所述第n-i+1至第n级goa驱动单元的电路负载与所述第n-i+1级goa驱动单元之前的goa驱动单元的电路负载趋于一致；其中，i为大于或等于1的整数，n为大于i的整数，m＝2i。

具体地，所述i取值为1、2、3或4。

具体地，每一级goa驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块；其中，第n级goa驱动单元中：

所述上拉控制模块根据第n-i级goa驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号；

所述上拉模块和所述级传模块分别由所述栅极控制信号控制，将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出；

所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间，用于使所述上拉模块稳定输出本级扫描驱动信号；

所述下拉模块根据第n+i级goa驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；

所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号；

其中，n＝1、2、…、n、n+1、…、n+i；若第n级goa驱动单元对应为所述第1至第n级goa驱动单元的其中之一，则所述上拉模块输出的本级扫描驱动信号连接至液晶显示面板中对应的扫描线。

具体地，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极接收第n-i级goa驱动单元产生的扫描驱动信号，栅极接收第n-i级goa驱动单元产生的级传信号，漏极输出所述栅极控制信号。

具体地，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述上拉模块的输出端输出本级扫描驱动信号。

具体地，所述级传模块包括级传晶体管，所述级传晶体管的栅极连接至所述上拉控制模块的输出端，源极接收对应本级的时钟信号，漏极作为所述级传模块的输出端输出本级级传信号。

具体地，所述下拉模块包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的源极连接至本级扫描驱动信号，栅极接收第n+i级goa驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号；所述第二下拉晶体管的源极连接至所述栅极控制信号，栅极接收第n+i级goa驱动单元产生的扫描驱动信号，漏极连接至基准低电平信号。

具体地，所述下拉维持模块包括第一下拉维持模块和第二下拉维持模块，所述第一下拉维持模块和第二下拉维持模块分别耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，所述第一下拉维持模块和第二下拉维持模块交替地将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号。

进一步地，所述第一下拉维持模块和第二下拉维持模块分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；所述第一晶体管的栅极和源极连接并接收基准电压信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，漏极与所述第四晶体管的源极连接；所述第四晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第五晶体管的源极连接至所述栅极控制信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号；所述第六晶体管的源极连接至本级扫描驱动信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号；

其中，所述第一下拉维持模块接收的基准电压信号和所述第二下拉维持模块接收的基准电压信号是互为反相的低频时钟信号。

本发明实施例中提供的goa电路，在最后的第n级goa驱动单元之后增加级联i级(第n+1至第n+i级)goa驱动单元，使得第n级goa驱动单元往前的总共i级(第n-i+1至第n级)goa驱动单元输出中，本级扫描驱动信号不仅要连接到对应的扫描线，还连接到对应往后数第i级的goa驱动单元，并且本级的级传信号也能够连接到对应往后数第i级的goa驱动单元。由此使得对应于液晶显示面板的n条扫描线的第1至第n级goa驱动单元的电路负载趋于一致，提升了goa电路输出信号的稳定性。

附图说明

图1是本发明实施例提供的液晶显示面板的结构示意图；

图2是本发明实施例提供的goa电路的结构示意图；

图3是本发明实施例中每一级goa驱动单元的结构示意图；

图4是本发明实施例中每一级goa驱动单元的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本实施例提供了一种液晶显示面板及其相应的goa电路，如图1所示，所述液晶显示面板包括显示区域200以及集成设置在显示区域200边缘上的goa电路100。其中，所述显示区域200中设置有n条扫描线gl1～gln，所述goa电路100包括级联设置的多级goa驱动单元，所述goa电路100的第1至第n级goa驱动单元goa1～goan依次向液晶显示面板中的第1至第n条扫描线gl1～gln提供扫描驱动信号。其中n为大于1的整数，通常地，n的取值远大于1。

通常地，所述液晶显示面板包括相对设置的薄膜晶体管阵列基板和彩色滤光基板，还包括设置在所述薄膜晶体管阵列基板和彩色滤光基板的液晶层。其中所述goa电路100是设置在所述薄膜晶体管阵列基板上。

本实施例中，如图1所示，所述goa电路100包括级联设置的第1至第n级goa驱动单元以及第n+1至第n+i级goa驱动单元。其中，第1至第n级goa驱动单元goa1～goan需要连接至所述显示区域200中对应的扫描线gl1～gln，第n+1至第n+i级goa驱动单元则没有相应的扫描线需要连接。需要说明的是，i为大于或等于1的整数，并且n大于i，i的具体取值取决于用于驱动所述goa电路100的时钟信号的数量为m，m的取值和i的取值满足m＝2i的关系。现有技术中，用于驱动所述goa电路100的时钟信号的数量m通常选择为2、4、6或8，由此，i的取值相应可以为1、2、3或4。

下面以m＝8、i＝4为例对本实施例进行详细说明。

如图2所示，所述goa电路100级联设置的第1至第n+4级goa驱动单元goa1～goan+4，其中，第1至第n级goa驱动单元goa1～goan需要连接至所述显示区域200中对应的扫描线gl1～gln，第n+1和第n+4级goa驱动单元goan+1～goan+4则没有相应的扫描线需要连接，第n+1至第n+4级goa驱动单元goan+1～goan+4需要一一对应地与第n-3至第n级goa驱动单元goan-3～goan电性连接。需要说明的是，图2中，对于信号stn-4、gn-4、stn、gn以及gn+4，其中n的取值为每一信号所连接到的goa驱动单元的级数，例如，连接到第1级goa驱动单元goa1的stn、gn以及gn+4，则n的值对应为1，连接到第n级goa驱动单元goan的stn-4、gn-4、stn、gn以及gn+4，则n的值对应为n，其他级数也是如此。

其中，为了使得goa电路100能够正常工作，还需要外部控制芯片(例如是时序控制器)提供一些控制信号，时序控制器向goa电路100输出多个时钟信号ck(图2中未示出)以及其他的控制信号(例如起始信号stv)，这是本领域技术人员易于理解的，因此不再赘述。

如图2所示的goa电路100，首先，第n+1至第n+4级goa驱动单元goan+1～goan+4向对应的第n-3至第n级goa驱动单元goan-3～goan输出扫描驱动信号gn+4作为下拉控制信号，以使第n-3至第n级goa驱动单元goan-3～goan能够正常工作；其次，第n+1至第n+4级goa驱动单元goan+1～goan+4还接收对应的第n-3至第n级goa驱动单元goan-3～goan输出的扫描驱动信号gn-4和级传信号stn-4作为上拉控制单元的输入信号。

参照图2进行说明，现有技术中的goa电路未设置有goa驱动单元goan+1～goan+4，则最后的4级goa驱动单元goan-3～goan需要从外部芯片接收与扫描驱动信号gn+4相同的信号以实现正常工作，而最后的4级goa驱动单元goan-3～goan中输出的扫描驱动信号仅是连接到扫描线，扫描驱动信号(gn-4)和级传信号(stn-4)没有更往后的goa驱动单元接收作为控制信号，因此现有技术中的goa电路的最后4级goa驱动单元goan-3～goan与第1至第n-4级goa驱动单元goa1～goan-4的电路负载是不一致的。

本发明的以上实施例，通过增加了第n+1至第n+4级goa驱动单元goan+1～goan+4，由此使得第n-3至第n级goa驱动单元goan-3～goan的电路及其中的信号连接关系均能够与第1至第n-4级goa驱动单元goa1～goan-4的一致，因此，对应于液晶显示面板的n条扫描线g1～gn的第1至第n级goa驱动单元goa1～goan的电路负载趋于一致，提升了所述goa电路100输出信号的稳定性，提高了产品的品质。

图3是本实施例中每一级goa驱动单元的结构示意图，如图3所示，第n级goa驱动单元goan包括上拉控制模块10、上拉模块20、级传模块30、自举电容cb、下拉模块40以及下拉维持模块50。

其中，所述上拉控制模块10根据第n-4级goa驱动单元产生的扫描驱动信号gn-4和级传信号stn-4控制产生栅极控制信号qn。所述上拉模块20和所述级传模块30分别由所述栅极控制信号qn控制，将接收到的对应本级的时钟信号ck转换为本级扫描驱动信号gn和级传信号stn输出。所述自举电容cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间，用于使所述上拉模块20稳定输出本级扫描驱动信号gn。所述下拉模块40根据第n+4级goa驱动单元产生的扫描驱动信号gn+4控制将所述栅极控制信号qn和本级扫描驱动信号gn拉低至基准低电平信号vss。所述下拉维持模块50耦接于所述栅极控制信号qn和本级扫描驱动信号gn与基准低电平信号vss之间，用于将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss。

其中，n＝1、2、…、n、n+1、…、n+4；若第n级goa驱动单元对应为所述第1至第n级goa驱动单元的其中之一，则所述上拉模块20输出的本级扫描驱动信号gn连接至液晶显示面板中对应的扫描线。需要说明的是，对于最后4级goa驱动单元(n＝n+1、…、n+4)，由于不再有往下级联的goa驱动单元提供第n+4级goa驱动单元产生的扫描驱动信号gn+4，因此需要外部控制芯片(例如时序控制器)提供与扫描驱动信号gn+4相同的信号来控制其中的下拉模块，但是由于最后4级goa驱动单元并不需要向液晶显示面板中的扫描线输出扫描信号，因此其对整个电路的影响很小，最后4级goa驱动单元可以称之为虚拟级(dummystage)goa驱动单元。

具体地，如图4所示，所述上拉控制模块10包括上拉控制晶体管t11，所述上拉控制晶体管t11的源极接收第n-4级goa驱动单元产生的扫描驱动信号gn-4，栅极接收第n-4级goa驱动单元产生的级传信号stn-4，漏极输出所述栅极控制信号qn。

具体地，如图4所示，所述上拉模块20包括上拉晶体管t21，所述上拉晶体管t21的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号qn，源极接收对应本级的时钟信号ck，漏极作为所述上拉模块20的输出端输出本级扫描驱动信号gn。

具体地，如图4所示，所述级传模块30包括级传晶体管t22，所述级传晶体管t22的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号qn，源极接收对应本级的时钟信号ck，漏极作为所述级传模块30的输出端输出本级级传信号stn。

具体地，如图4所示，所述自举电容cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间。

具体地，如图4所示，所述下拉模块40包括第一下拉晶体管t31和第二下拉晶体管t41，所述第一下拉晶体管t31的源极连接至本级扫描驱动信号gn，栅极接收第n+4级goa驱动单元产生的扫描驱动信号gn+4，漏极连接至基准低电平信号vss。所述第二下拉晶体管t41的源极连接至所述栅极控制信号qn，栅极接收第n+4级goa驱动单元产生的扫描驱动信号gn+4，漏极连接至基准低电平信号vss。

具体地，如图4所示，所述下拉维持模块50包括第一下拉维持模块51和第二下拉维持模块51，所述第一下拉维持模块51和第二下拉维持模块52分别耦接于所述栅极控制信号qn和本级扫描驱动信号gn与基准低电平信号vss之间，所述第一下拉维持模块51和第二下拉维持模块52交替地将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss。

更具体地，如图4所示，所述第一下拉维持模块51和第二下拉维持模块52分别包括第一晶体管t51/t61、第二晶体管t52/t62、第三晶体管t53/t63、第四晶体管t54/t64、第五晶体管t42/t43、第六晶体管t32/t33。所述第一晶体管t51/t61的栅极和源极连接并接收基准电压信号lc1/lc2，漏极与所述第二晶体管t52/t62的源极连接。所述第二晶体管t52/t62的栅极连接至所述栅极控制信号qn，漏极连接至基准低电平信号vss。所述第三晶体管t53/t63的源极与所述第一晶体管t51/t61的源极连接并接收基准电压信号lc1/lc2，栅极与所述第一晶体管t51/t61的漏极连接，漏极与所述第四晶体管t54/t64的源极连接。所述第四晶体管t54/t64的栅极连接至所述栅极控制信号qn，漏极连接至基准低电平信号vss。所述第五晶体管t42/t43的源极连接至所述栅极控制信号qn，栅极与所述第三晶体管t53/t63的漏极连接，漏极连接至基准低电平信号vss。所述第六晶体管t32/t33的源极连接至本级扫描驱动信号gn，栅极与所述第三晶体管t53/t63的漏极连接，漏极连接至基准低电平信号vss。

其中，参阅图4，所述第一下拉维持模块51接收的基准电压信号lc1为高电平时，所述第一下拉维持模块51在栅极控制信号qn为低电平时能够将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss。所述第二下拉维持模块52接收的基准电压信号lc2为高电平时，所述第二下拉维持模块52在栅极控制信号qn为低电平时能够将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss。为了实现所述第一下拉维持模块51和第二下拉维持模块52交替地将所述栅极控制信号qn和本级扫描驱动信号gn维持拉低至基准低电平信号vss，所述基准电压信号lc1和所述基准电压信号lc2设置为互为反相的低频时钟信号：在lc1为高电平时，lc2为低电平；在lc1为低电平时，lc2为高电平。

综上所述，如上实施例提供的goa电路以及相应的液晶显示面板，通过在在最后的第n级goa驱动单元之后增加级若干个虚拟级(dummystage)goa驱动单元，由此使得goa电路中对应于液晶显示面板的n条扫描线的第1至第n级goa驱动单元的电路负载趋于一致，提升了goa电路输出信号的稳定性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。