显示面板的测试电路布局构造的制作方法

本发明是有关于一种显示器的测试电路布局构造，特别是有关于一种显示面板的测试电路布局构造。

背景技术：

随着科技的不断发展，对平面显示器的要求越来越高。举例而言，有机发光二极管(oled)显示器具有边框窄、制成重量轻、可卷曲、易于携带等诸多优势，受到了人们的广泛关注，成为时代的主流。

在一般oled显示器件的制备过程中，通常包括四个阶段：array、el(electroluminescence)、tfe(thin-filmencapsulation)及module。在制备过程中，对产品各个阶段性能的测试，显得尤为重要，因为这将决定产品的良率、可靠性等特性。

在常规的柔性(flexible)oled结构中,都会存在arraytester和celltest的电路设计，目的是为了在array阶段和el阶段结束后，检测产品的性能是否符合规格，确定产品有没有继续生产的必要性，以减少资源损耗。在el阶段结束后进行的celltest也为后续产品如何供给讯号以进行驱动奠定基础，因此，celltest的结果显得尤为重要。

但是，基于现有的常规设计，对于cof(chiponfilm)类型的面板(panel)，在进行celltest测试时会存在一些混色问题。因此，现有技术存在缺陷，急需改进。

技术实现要素：

有鉴于此，本发明提供多种显示面板的测试电路布局构造，以解决现有技术进行面板测试时存在的混色问题。

为了解决前述问题，本发明的一个方面提供一种显示面板的测试电路布局构造，所述显示面板具有一面板轮廓，所述面板轮廓内定义在一有效区域周围的一边界布局区，所述边界布局区用以设置所述测试电路布局构造，所述测试电路布局构造包括：一cof接合区、二电源导体区、一测试电路区、二测试垫区及二静电保护区，所述cof接合区的二端连通所述二电源导体区，所述二电源导体区朝向所述有效区域延伸，所述测试电路区位于所述cof接合区与所述二电源导体区之间，所述二测试垫区、所述二静电保护区分布于所述cof接合区的二侧；其中，由所述测试垫区延伸数条走线，用以耦接所述静电保护区、所述cof接合区及所述测试电路区，所述走线的电阻率与所述电源导体区的电阻率相同，所述走线绕开同层设置的所述电源导体区，或者，所述走线与所述电源导体区绝缘地交叠。

在本发明的一实施例中，位于所述cof接合区同一侧的所述测试垫区位于所述静电保护区与所述电源导体区之间。

在本发明的一实施例中，所述cof接合区、所述测试电路区、所述测试垫区及所述静电保护区通过数个层叠且相互绝缘的金属层耦接，所述数个金属层包括一第一金属层、一第二金属层及一第三金属层，所述第三金属层的电阻率小于所述第一金属层及所述第二金属层的电阻率，所述第一金属层形成由所述测试电路区的二侧朝向所述二电源导体区延伸的数个第一区段，所述第二金属层形成由所述测试电路区的二侧朝向所述二电源导体区延伸的数个第二区段，所述cof接合区内的一布局及所述电源导体区由所述第三金属层形成，所述第三金属层还形成数个第三区段，所述数个第三区段分别由所述测试垫区横越所述静电保护区内的一布局，并转折而远离所述二电源导体区，以横越所述cof接合区内的布局，并延伸至所述测试电路区与所述二电源导体区之间，以个别地耦接所述第一区段及所述第二区段。

在本发明的一实施例中，所述二静电保护区位于所述cof接合区远离所述测试电路区的一界线与所述边界布局区远离所述测试电路区的一界线之间的一间距范围内。

在本发明的一实施例中，所述第三区段在所述间距范围内转折而远离所述二电源导体区，以转折而横越所述cof接合区内的布局。

在本发明的一实施例中，位于所述cof接合区同一侧的所述静电保护区位于所述测试垫区与所述电源导体区之间。

在本发明的一实施例中，所述cof接合区、所述测试电路区、所述测试垫区及所述静电保护区通过数个层叠且相互绝缘的金属层耦接，所述数个金属层包括一第一金属层、一第二金属层及一第三金属层，所述第一金属层、所述第二金属层与所述第三金属层的电阻率相同，所述第一金属层或所述第二金属层形成数个第四区段，所述数个第四区段分别由所述测试电路区的二侧横越所述二电源导体区，而转折横越所述二静电保护区，以延伸至所述二测试垫区，所述cof接合区内的一布局及所述电源导体区由所述第三金属层形成，所述第三金属层还形成数个第五区段，所述数个第五区段分别由所述cof接合区朝向所述测试电路区延伸至所述测试电路区与所述二电源导体区之间，以个别地耦接所述第四区段。

在本发明的一实施例中，所述静电保护区位于所述测试垫区与所述电源导体区之间；其中所述cof接合区、所述测试电路区、所述测试垫区及所述静电保护区通过数个层叠且相互绝缘的金属层耦接，所述数个金属层包括一第一金属层、一第二金属层、一第三金属层及一第四金属层，所述第一金属层的电阻率及所述第二金属层的电阻率大于所述第三金属层的电阻率，所述第三金属层的电阻率等于所述第四金属层的电阻率，所述第四金属层形成数个第六区段，所述数个第六区段分别由所述测试电路区的二侧横越所述二电源导体区，并转折以横越所述二静电保护区，并延伸至所述二测试垫区，所述cof接合区内的一布局及所述电源导体区由所述第三金属层形成，所述第三金属层还形成数个第七区段，所述数个第七区段分别由所述cof接合区朝向所述测试电路区延伸至所述测试电路区与所述二电源导体区之间，以个别地耦接所述第六区段。

在本发明的一实施例中，所述二测试垫区之间具有一中轴线延伸通过所述cof接合区及所述测试电路区，所述数条走线分别在所述中轴线的两侧对称地分布。

在本发明的一实施例中，所述数条走线由数个不同金属层形成并通过数个贯接件耦接，所述贯接件贯通并连接所述数个金属层中的至少二金属层。

与现有技术相比较，本发明的显示面板的测试电路布局构造，由于所述测试垫区输出信号以电阻率较小的走线传输，且所述走线绕开同层设置的所述电源导体区或与所述电源导体区绝缘地交叠，不会发生短路问题，也不会发生明显的信号延迟，进而避免因信号延迟导致混色情况的发生，如在所述cof接合区与基于薄膜的芯片(cof)接合后，可使测试驱动的情况与正常工作时相似，以作为后续信号调节的参考。

附图说明

图1是一cof型面板轮廓的示意图。

图2是本发明第一实施例的显示面板的测试电路布局构造的示意图。

图3是本发明的cof接合区、测试垫区及静电保护区内的布局示意图。

图4是本发明第二实施例的显示面板的测试电路布局构造的示意图。

图5是本发明第三实施例的显示面板的测试电路布局构造的示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参阅图1所示，本发明的显示面板的测试电路布局构造可适用于一显示面板，例如：cof型面板等，所述显示面板具有一面板轮廓p，所述面板轮廓p内可定义一有效区域(activearea)a及在所述有效区域周围的一边界布局区d，所述有效区域a可具有显示功能，所述面板轮廓p内的所述有效区域a四周具有上、下、左、右边界区。具体地，所述下边界区可定义为所述边界布局区d，用以设置所述测试电路布局构造，所述测试电路布局构造至少可包括：一cof接合区b、一测试电路区t及二测试垫区p，所述cof接合区b可用于进行面板的cof接合(bonding)功能，所述测试电路区t可用于设置一面板测试电路，用以测试所述有效区域a的电性功能，所述测试垫区p可输入测试用的信号。

请再参阅图1所示，所述显示面板的测试电路布局构造除了包括所述cof接合区b、所述测试电路区t、所述二测试垫区p，还可包括二电源导体区v及二静电保护区e，所述cof接合区b的二端连通所述二电源导体区v，所述二电源导体区v朝向所述有效区域a延伸，所述测试电路区t位于所述cof接合区b与所述二电源导体区v之间，所述二测试垫区p、所述二静电保护区e分布于所述cof接合区的二侧。

其中，由所述测试垫区p延伸数条走线，用以耦接所述静电保护区e、所述cof接合区b及所述测试电路区t，所述走线的电阻率与所述电源导体区v的电阻率相同，所述走线绕开同层设置的所述电源导体区v，或者，所述走线与所述电源导体区v绝缘地交叠。

以下通过举例方式说明本发明的显示面板的测试电路布局构造的不同实施例。

在第一实施例中。如图1及图2所示，位于所述cof接合区b同一侧的所述测试垫区p位于所述静电保护区e与所述电源导体区v之间。具体地，如图2所示，所述二静电保护区e位于所述cof接合区b远离所述测试电路区t的一界线b1与所述边界布局区d远离所述测试电路区t的一界线d1之间的一间距范围a内。

请再参阅图2所示，所述cof接合区b、所述测试电路区t、所述测试垫区p及所述静电保护区e可通过数个层叠且相互绝缘的金属层耦接。举例而言，所述数个金属层中的至少二金属层可由数个贯接件贯通并连接，所述贯接件由电导体(例如金属或合金)构成。

举例而言，所述数个金属层可包括一第一金属层、一第二金属层及一第三金属层，所述第一金属层可分别由所述测试电路区t的二侧朝向所述二电源导体区v延伸数个第一区段m1，所述第二金属层可分别由所述测试电路区t的二侧朝向所述二电源导体区t延伸数个第二区段m2，所述cof接合区b内的一布局(layout)(如图3所示)及所述电源导体区v由所述第三金属层形成，所述第三金属层还形成数个第三区段m3，所述数个第三区段m3分别由所述测试垫区p横越所述静电保护区e内的一布局(如图3所示，第三区段m3可连通所述布局内的多个导线段中的至少一个)，并转折而远离所述二电源导体区t，以转折而横越所述cof接合区b内的布局，例如：所述第三区段m3可于所述间距范围a内转折而远离所述二电源导体区，以转折而横越所述cof接合区内的布局；接著，所述第三区段m3进一步延伸至所述测试电路区t与所述二电源导体区v之间，以个别地耦接所述第一区段m1及所述第二区段m2。

具体地，所述第一区段m1、所述第二区段m2与所述第三区段m3可通过数个贯接件(未绘示)耦接。

在一实施例中，所述第三金属层的电阻率小于所述第一金属层及所述第二金属层的电阻率，例如：第一金属层及所述第二金属层的电阻率为所述第三金属层的电阻率的10倍，例如：所述第一金属层及所述第二金属层的材料为鉬(mo)，所述第三金属层的材料为钛(ti)/铝(al)/钛(ti)。

在一实施例中，如图2所示，所述二测试垫区p之间具有一中轴线c延伸通过所述cof接合区b及所述测试电路区t，所述数个第一区段m、所述数个第二区段m2及所述数个第三区段m3可分别在所述中轴线c的两侧对称地分布。

从而，所述第三金属层的第三区段的走线会绕开所述第三金属层的二电源导体区，不会发生短路问题；而且，由于所述测试垫区输出信号的走线以电阻率较小的第三金属层形成，不会发生明显的信号延迟，进而避免因信号延迟导致混色情况的发生，如在所述cof接合区与基于薄膜的芯片(cof)接合后，可使测试驱动的情况与正常工作时相似，以作为后续信号调节的参考。

在第二实施例中，如图4所示，所述二静电保护区更改标示为e’，所述二静电保护区e’与第一实施例中的二静电保护区e的位置不同，位于所述cof接合区b同一侧的所述静电保护区e’位于所述测试垫区p与所述电源导体区v之间。请再参阅图4所示，所述cof接合区b、所述测试电路区t、所述测试垫区p及所述静电保护区e’可通过数个层叠且相互绝缘的金属层耦接。

举例而言，所述数个金属层可包括一第一金属层、一第二金属层及一第三金属层，所述第一金属层、所述第二金属层与所述第三金属层的电阻率相同，具体地，所述第三金属层、所述第一金属层及所述第二金属层的材料可同为电阻率较小的钛(ti)/铝(al)/钛(ti)材料。所述第一金属层或所述第二金属层形成数个第四区段m4，所述数个第四区段m4由所述测试电路区t的二侧横越所述二电源导体区v而转折横越所述二静电保护区e’以延伸至所述二测试垫区p，所述cof接合区b内的一布局(如图3所示)及所述电源导体区v由所述第三金属层形成，所述第三金属层还形成数个第五区段m5，所述数个第五区段m5分别由所述cof接合区b朝向所述测试电路区t延伸至所述测试电路区t与所述二电源导体区v之间，以个别地耦接所述第四区段m4。

具体地，所述第四区段m4与所述第五区段m5可通过数个贯接件(未绘示)耦接。

在一实施例中，如图4所示，所述二测试垫区p之间具有一中轴线c延伸通过所述cof接合区b及所述测试电路区t，所述数个第四区段m4及所述数个第五区段m5可分别在所述中轴线c的两侧对称地分布。

从而，所述第一金属层或所述第二金属层形成的第四区段的走线与所述第三金属层形成所述二电源导体区相互绝缘，不会发生短路问题；而且，由于所述测试垫区输出信号的走线改以电阻率较小的所述第一金属层或所述第二金属层形成，不会发生明显的信号延迟，进而避免因信号延迟导致混色情况的发生，如在所述cof接合区与基于薄膜的芯片(cof)接合后，可使测试驱动的情况与正常工作时相似，以作为后续信号调节的参考。

在第三实施例中，如图5所示，位于所述cof接合区b同一侧的所述静电保护区e’可位于所述测试垫区p与所述电源导体区v之间。请再参阅图5所示，所述cof接合区b、所述测试电路区t、所述测试垫区p及所述静电保护区e’可通过数个层叠且相互绝缘的金属层耦接。

举例而言，所述数个金属层包括一第一金属层、一第二金属层、一第三金属层及一第四金属层，所述第一金属层的电阻率及所述第二金属层的电阻率大于所述第三金属层的电阻率，所述第三金属层的电阻率等于所述第四金属层的电阻率，所述第四金属层形成数个第六区段m6，所述数个第六区段m6分别由所述测试电路区t的二侧横越所述二电源导体区v而转折横越所述二静电保护区e’以延伸至所述二测试垫区p，所述cof接合区b内的一布局(如图3所示)及所述电源导体区由所述第三金属层形成，所述第三金属层还形成数个第七区段m7，所述数个第七区段m7分别由所述cof接合区b朝向所述测试电路区t延伸至所述测试电路区t与所述二电源导体区v之间，以个别地耦接所述第六区段m6。

具体地，所述第六区段m6与所述第七区段m7可通过数个贯接件(未绘示)耦接。

在一实施例中，如图5所示，所述二测试垫区p之间具有一中轴线c延伸通过所述cof接合区b及所述测试电路区t，所述数个第六区段m6及所述数个第七区段m7可分别在所述中轴线c的两侧对称地分布。

从而，可在现有的电路布局基础上新增所述第四金属层，所述第四金属层形成的第六区段的走线与所述第三金属层形成所述二电源导体区相互绝缘，不会发生短路问题；而且，由于所述测试垫区输出信号的走线以电阻率较小的所述第四金属层形成，不会发生明显的信号延迟，进而避免因信号延迟导致混色情况的发生，如在所述cof接合区与基于薄膜的芯片(cof)接合后，可使测试驱动的情况与正常工作时相似，以作为后续信号调节的参考。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。