一种输出信号控制电路及控制方法与流程

本发明涉及液晶显示技术领域，尤其是涉及一种可以调整电平转换器输出信号的上升时间和下降时间的输出信号控制电路及控制方法。

背景技术：

随着光电与半导体技术的发展，面板显示器也得到了蓬勃发展。在诸多面板显示器中，具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性的tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)，近来已成为市场的主流。goa(gatedriveronarray，阵列基板行驱动)技术，是利用现有tft-lcd阵列(array)制程将栅极(gate)行驱动电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。由于goa电路可直接制作于液晶面板周围，简化了制程工艺，而且还可降低产品成本，提高液晶面板的集成度，使面板趋向于更加薄型化。

cof(chiponfilm，常称覆晶薄膜)，是将驱动ic固定于柔性线路板上的晶粒软膜构装技术。goa技术因为其省略栅极(gate)cof，成本相对cof技术较低，是目前常用的面板显示技术。电平转换器(levelshifter)ic是goa架构中不可缺少的ic，其输出信号ck为goa架构中tft充放电的控制信号。而输出信号ck上升时间/下降时间的快慢影响到液晶屏(cell)内goa架构中tft充放电的瞬时峰值(peak)电流：输出信号ck上升时间/下降时间越快，瞬时峰值电流越大；输出信号ck上升时间/下降时间越慢，瞬时峰值电流越小。

而瞬时峰值电流过大可能会引起cell内tft和线路被击穿，以及引起传导等问题；上升时间过慢则会造成充电不足。同一颗电平转换器ic搭配不同cell时，由于不同cell的电阻电容(rc)不同，以及输出信号ck在pcba(printedcircuitboard+assembly，是一种焊接上电子元器件的线路板)上走线不同造成的rc不一样，从而对瞬时峰值电流的影响也不一样。

因此，现有电平转换器输出信号的上升时间和下降时间可调方面有待改进和发展。

技术实现要素：

本发明的目的在于，提供一种输出信号控制电路及控制方法，解决现有技术的不足，实现电平转换器输出信号的上升时间和下降时间可以调整。

为实现上述目的，本发明提供了一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块；所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。

为实现上述目的，本发明还提供了一种输出信号控制方法，采用本发明所述的输出信号控制电路，所述输出信号控制电路耦接至电平转换器的输出端；所述方法包括以下步骤：通过所述总线控制模块接收外部的时钟信号和数据信号；通过所述总线控制模块输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间；或者，通过所述总线控制模块输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。

本发明的优点在于，本发明可以通过总线控制模块调整输出信号的上升时间和下降时间。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1，本发明所述的输出信号控制电路一实施例所示的架构示意图；

图2，本发明所述的输出信号控制电路一实施例所示的电路图。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。此外，本发明在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

本发明所述的输出信号控制电路应用于液晶面板的驱动电路，驱动电路包括电平转换器，电平转换器的输入端用于接收第一电压信号或第二电压信号；输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块。上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至电平转换器的输出端，所有上升时间控制开关的控制端均电连接至总线控制模块的第一输出端。下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至电平转换器的输出端，所有下降时间控制开关的控制端均电连接至总线控制模块的第二输出端。总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整电平转换器的输出端的输出信号的下降时间。

其中，第一电压信号输入端可以为高电平电压信号输入端，用于输入高电平电压信号；相应的，第二电压信号输入端为低电平电压信号输入端，用于输入低电平电压信号。

优选的，输出信号控制电路与电平转换器可以集成在同一芯片内，也即把电平转换器ic做成内部可以通过总线控制模块(i2c)调整输出信号的上升时间和下降时间的ic。

参考图1，本发明所述的输出信号控制电路一实施例所示的架构示意图；所述的输出信号控制电路，应用于液晶面板的驱动电路；输出信号控制电路包括上升时间控制电阻阵列101、下降时间控制电阻阵列102以及总线控制模块103。在本实施例中，驱动电路还包括电平转换器12、输出信号开关单元14以及开关控制模块16，电平转换器12的输入端用于接收第一电压信号或第二电压信号。其中，上升时间控制电阻阵列101、下降时间控制电阻阵列102、总线控制模块103、输出信号开关单元14以及开关控制模块16集成在同一芯片10内。

上升时间控制电阻阵列101，包括两个并联的上升时间控制电阻(r11、r12)，每一上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关(s11、s12)电连接输出信号开关单元14的第一输入端(即另一端通过一上升时间控制开关耦接至电平转换器的输出端)，所有上升时间控制开关(s11、s12)的控制端均电连接至总线控制模块103的第一输出端。

下降时间控制电阻阵列102，包括两个并联的下降时间控制电阻(r21、r22)，每一下降时间控制电阻均为一端通过一下降时间控制开关(s21、s22)电连接第二电压信号输入端，另一端电连接输出信号开关单元14的第二输入端(即每一下降时间控制电阻另一端耦接至电平转换器的输出端)，所有下降时间控制开关(s21、s22)的控制端均电连接至总线控制模块103的第二输出端。

总线控制模块103，输入端用于接收外部的时钟信号scl和数据信号sda，第一输出端用于输出上升时间控制信号控制上升时间控制电阻阵列101中接入电路的上升时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号ck的上升时间；第二输出端用于输出下降时间控制信号控制下降时间控制电阻阵列102中接入电路的下降时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号ck的下降时间。

输出信号开关单元14，第一输入端电连接上升时间控制电阻阵列101，第二输入端电连接下降时间控制电阻阵列102，输出端电连接电平转换器12的输出端，控制端电连接开关控制模块16。

开关控制模块16，用于输出第一控制信号控制输出信号开关单元13连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号ck(即第一电压信号)，或者输出第二控制信号控制输出信号开关单元14连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号ck(即第二电压信号)。

优选的，输出信号控制电路、电平转换器12、输出信号开关单元14以及开关控制模块16也可以集成在同一芯片内，也即把电平转换器ic做成内部可以通过总线控制模块(i2c)调整输出信号的上升时间和下降时间的ic。

本发明提供的输出信号控制电路，通过总线控制模块控制上升时间控制开关以及下降时间控制开关的打开/闭合状况。当上升时间控制开关全部闭合时，上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量最多(电阻全部接入电路)，输出信号的上升时间最快，电路温度低，充电速度快，瞬时峰值电流最大；当只有一个上升时间控制开关闭合时，上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量最少(只有一个电阻接入电路)，输出信号的上升时间最慢，电路温度高，充电速度慢，瞬时峰值电流小。当下降时间控制开关全部闭合时，下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量最多(电阻全部接入电路)，输出信号的下降时间最快，电路温度低，放电速度快，瞬时峰值电流最大；当只有一个下降时间控制开关闭合时，下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量最少(只有一个电阻接入电路)，输出信号的下降时间最慢，电路温度高，放电速度慢，瞬时峰值电流小。搭配不同的液晶屏时，可以根据瞬时峰值电流和充电效果等实际情况，调节电平转换器输出信号的上升时间和下降时间，从而调整瞬时峰值电流的大小。

参考图2，本发明所述的输出信号控制电路一实施例所示的电路图。所述的输出信号控制电路，应用于液晶面板的驱动电路，驱动电路还包括电平转换器12、输出信号开关单元14以及开关控制模块16；输出信号控制电路包括上升时间控制电阻阵列101、下降时间控制电阻阵列102以及总线(i2c)控制模块103。其中，上升时间控制电阻阵列101、下降时间控制电阻阵列102、总线控制模块103、输出信号开关单元14以及开关控制模块16集成在同一芯片10内。

在本实施例中，第一电压信号输入端为高电平电压信号输入端vgh；相应的，第二电压信号输入端为低电平电压信号输入端vgl。

在本实施例中，输出信号控制电路、电平转换器12、输出信号开关单元14以及开关控制模块16可以集成在同一芯片内，也即把电平转换器ic做成内部可以通过总线控制模块(i2c)调整输出信号的上升时间和下降时间的ic。

在本实施例中，上升时间控制电阻阵列101包括三个并联的上升时间控制电阻r11、r12、r13；第一上升时间控制电阻r11一端通过第一上升时间控制开关s11电连接高电平电压信号输入端vgh，另一端电连接输出信号开关单元14的第一输入端(即第一上升时间控制开关s11耦接至电平转换器12的输出端)；第二上升时间控制电阻r12一端通过第二上升时间控制开关s12电连接高电平电压信号输入端vgh，另一端电连接输出信号开关单元14的第一输入端(即第二上升时间控制开关s12耦接至电平转换器12的输出端)；第三上升时间控制电阻r13一端通过第三上升时间控制开关s13电连接高电平电压信号输入端vgh，另一端电连接输出信号开关单元14的第一输入端(即第三上升时间控制开关s13耦接至电平转换器12的输出端)；第一-第三上升时间控制开关s11、s12、s13的控制端均电连接至总线控制模块103的第一输出端。

相应的，总线控制模块103根据接收到的外部的时钟信号scl和数据信号sda输出上升时间控制信号，当所输出的上升时间控制信号仅控制第一上升时间控制开关s11、第二上升时间控制开关s12、第三上升时间控制开关s13的其中之一闭合，使得相应的上升时间控制电阻接入电路时(例如，仅控制第一上升时间控制开关s11闭合，使得第一上升时间控制电阻r11接入电路)，电平转换器12的输出端的输出信号ck的上升时间小于预设上升时间阈值；当所输出的上升时间控制信号控制第一上升时间控制开关s11、第二上升时间控制开关s12和第三上升时间控制开关s13均闭合，使得第一上升时间控制电阻r11、第二上升时间控制电阻r12和第三上升时间控制电阻r13均接入电路时，电平转换器12的输出端的输出信号ck的上升时间大于预设上升时间阈值。也即，当s11、s12、s13全部闭合时，r11、r12、r13全部接入电路，ck上升时间最快，ic温度低，充电速度最快，peak电流最大；当s11、s12、s13中任意两个闭合时，r11、r12、r13中相应的两个接入电路，ck上升时间较快(例如，等于预设上升时间阈值)，ic温度较高，充电速度较快，peak电流较大；当s11、s12、s13只有一个闭合时，r11、r12、r13中相应的只有一个接入电路，ck上升时间最慢，ic温度高，充电速度慢，peak电流小。

在本实施例中，下降时间控制电阻阵列102包括三个并联的下降时间控制电阻r21、r22、r23；第一下降时间控制电阻r21一端通过第一下降时间控制开关s21电连接低电平电压信号输入端vgl，另一端电连接输出信号开关单元14的第二输入端(即第一下降时间控制开关s21耦接至电平转换器12的输出端)；第二下降时间控制电阻r22一端通过第二下降时间控制开关s22电连接低电平电压信号输入端vgl，另一端电连接输出信号开关单元14的第二输入端(即第二下降时间控制开关s22耦接至电平转换器12的输出端)；第三下降时间控制电阻r23一端通过第三下降时间控制开关s23电连接低电平电压信号输入端vgl，另一端电连接输出信号开关单元14的第二输入端(即第三下降时间控制开关s23耦接至电平转换器12的输出端)；第一-第三下降时间控制开关s21、s22、s23的控制端均电连接至总线控制模块103的第二输出端。

相应的，总线控制模块103根据接收到的外部的时钟信号scl和数据信号sda输出下降时间控制信号，当所输出的下降时间控制信号仅控制第一下降时间控制开关s21、第二下降时间控制开关s22、第三下降时间控制开关s23的其中之一闭合，使得相应的下降时间控制电阻接入电路时(例如，仅控制第一下降时间控制开关s21闭合，使得第一下降时间控制电阻r21接入电路)，电平转换器12的输出端的输出信号ck的下降时间小于预设下降时间阈值；当所输出的下降时间控制信号控制第一下降时间控制开关s21、第二下降时间控制开关s22和第三下降时间控制开关s23均闭合，使得第一下降时间控制电阻r21、第二下降时间控制电阻r22和第三下降时间控制电阻r23均接入电路时，电平转换器12的输出端的输出信号ck的下降时间大于预设下降时间阈值。也即，当s21、s22、s23全部闭合时，r21、r22、r23全部接入电路，ck下降时间最快，ic温度低，放电速度最快，peak电流最大；当s21、s22、s23中任意两个闭合时，r21、r22、r23中相应的两个接入电路，ck下降时间较快(例如，等于预设下降时间阈值)，ic温度较高，放电速度较快，peak电流较大；当s21、s22、s23只有一个闭合时，r21、r22、r23中相应的只有一个接入电路，ck下降时间最慢，ic温度高，放电速度慢，peak电流小。

在本实施例中，输出信号开关单元14包括第一晶体管m1和第二晶体管m2；第一晶体管m1的栅极(即输出信号开关单元14的控制端)电连接开关控制模块16的第一输出端，源极(即输出信号开关单元14的第一输入端)电连接上升时间控制电阻阵列101，漏极(即输出信号开关单元14的输出端)电连接电平转换器12的输出端；第二晶体管m2的栅极(即输出信号开关单元14的控制端)电连接开关控制模块16的第二输出端，源极(即输出信号开关单元14的第二输入端)电连接下降时间控制电阻阵列102，漏极(即输出信号开关单元14的输出端)电连接电平转换器12的输出端。

开关控制模块16，用于输出第一控制信号控制输出信号开关单元14连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号ck，或者输出第二控制信号控制输出信号开关单元14连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号ck。也即，当第一晶体管m1接收到第一控制信号时导通，连通上升时间控制电阻阵列101与电平转换器12的输出端，以使电平转换器12的输出端输出上升后的输出信号ck(即高电平电压信号)；当第二晶体管m2接收到第二控制信号时导通，连通下降时间控制电阻阵列102与电平转换器12的输出端，以使电平转换器12的输出端输出下降后的输出信号ck(即低电平电压信号)。

其中，第一晶体管m1为pmos管，第二晶体管m2为nmos管。

本发明在levelshifteric内部增加i2c控制模块，以及电阻r11、r12、r13、r21、r22、r23，以及相应的开关s11、s12、s13、s21、s22、s23，电阻r11、r12、r13为控制上升时间的电阻，电阻r21、r22、r23为控制下降时间的电阻，通过i2c控制模块控制开关s11、s12、s13、s21、s22、s23的闭合状况。也即，本发明把levelshifteric做成内部可以通过i2c调整输出信号ck的上升时间和下降时间的ic，搭配不同的cell时可以根据peak电流和充电效果等实际情况，调节levelshifter的上升时间和下降时间，从而调整peak电流的大小。

本发明还提供了一种输出信号控制方法，采用本发明所述的输出信号控制电路，输出信号控制电路耦接至电平转换器12的输出端；所述方法包括以下步骤：通过总线控制模块103接收外部的时钟信号scl和数据信号sda；通过总线控制模块103输出上升时间控制信号控制上升时间控制电阻阵列101中接入电路的上升时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号ck的上升时间；或者，通过总线控制模块103输出下降时间控制信号控制下降时间控制电阻阵列102中接入电路的下降时间控制电阻的数量，从而调整电平转换器12的输出端的输出信号ck的下降时间。输出信号控制电路的电路连接方式及工作原理参照图1-2及相应说明，此处不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。