一种驱动方法、显示面板和驱动模块与流程

本发明涉及显示技术领域，尤其涉及一种驱动方法、显示面板和驱动模块。

背景技术：

随着科技的发展和进步，平板显示器由于具备机身薄、省电和辐射低等热点而成为显示器的主流产品，得到了广泛应用。平板显示器包括薄膜晶体管液晶显示器(thinfilmtransistor-liquidcrystaldisplay，tft-lcd)和有机发光二极管(organiclight-emittingdiode，oled)显示器等。其中，薄膜晶体管液晶显示器通过控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面，具有机身薄、省电、无辐射等众多优点。而有机发光二极管显示器是利用有机电致发光二极管制成，具有自发光、响应时间短、清晰度与对比度高、可实现柔性显示与大面积全色显示等诸多优点。

在一般液晶显示器的使用中，显示画面的清晰度以及稳定性是我们一直在解决的重要问题，画面常受到驱动电压的影响，导致产生一些闪烁的问题。

技术实现要素：

为实现上述目的，本发明提供了能够解决显示画面闪烁的一种驱动方法、显示面板和驱动模块。

本发明还公开了一种驱动方法，应用于显示面板，所述显示面板包括：

多条数据线；

多条栅极线，所述栅极线和所述数据线互相交错；

多个像素，分别由对应的数据线和栅极线驱动，所述每个像素包括对应的像素电极；

所述驱动方法包括输出栅极驱动信号给所述显示面板对应的栅极线的步骤；

其中，所述栅极驱动信号的一个信号周期包括维持时间、打开时间和与打开时间相邻的第一下拉时间；所述栅极驱动信号在维持时间内为第一低电平；所述栅极驱动信号在打开时间内为高电平；所述栅极驱动信号在第一下拉时间内为第二低电平；所述第二低电平的电压值低于所述的第一低电平的电压值。

可选的，所述第一下拉时间位于所述打开时间之前，所述栅极驱动信号的一个信号周期还包括位于打开时间之后的第二下拉时间；所述栅极驱动信号在第二下拉时间内为第三低电平；所述第三低电平的电压值低于所述的第一低电平的电压值。

可选的，所述第一下拉时间和所述打开时间时长相等；在上一栅极线的栅极驱动信号对应于所述打开时间时，所述的当前栅极线的栅极驱动信号对应于第一下拉时间内。

可选的，所述打开时间和所述第二下拉时间时长相等；在上一栅极线的栅极驱动信号对应于第二下拉时间时，当前栅极线的栅极驱动信号对应于所述打开时间。

可选的，所述第二低电平的电压值和所述第三低电平的电压值相等。

可选的，所述每个像素包括一个像素电极，同一栅极线连接相邻的两个像素为一像素组，所述像素组包括与不同的数据线连接的第一像素和第二像素；

其中，所述像素组的第一像素的像素电极与上一栅极线重叠，形成第一重叠区；所述第一重叠区的面积为s1，所述第一像素的第一重叠区与上一栅极线重叠形成的存储电容为cst1，所述第一像素的像素电容为clc1，所述第一像素的像素电极与当前栅线形成的寄生电容为cgs1；

所述第一低电平和所述第三低电平的电压值为v’gl，所述高电平的电压值为vgh，所述第二低电平的电压值为vgl；

cst1＝(vgh-vgl)*cgs1/(vgl-v’gl)。

可选的，所述每个像素包括一个像素电极，同一栅极线连接相邻的两个像素为一像素组，所述像素组包括与不同的数据线连接的第一像素和第二像素；

所述像素组的第二像素的像素电极与下一栅极线重叠，形成第二重叠区；所述第二重叠区的面积为s2，所述第二像素的第二重叠区与下一栅极线重叠形成的存储电容为cst2，所述第二像素的像素电容为clc2，所述第二像素的像素电极与当前栅线形成的寄生电容为cgs2；

所述第一低电平和所述第三低电平的电压值为v’gl，所述高电平的电压值为vgh，所述第二低电平的电压值为vgl；

cst2＝(vgh-vgl)*cgs2/(vgl-v’gl)。

本发明还公开了一种使用了上述驱动方法的显示面板，其特征在于，包括：

多条数据线；

多条栅极线，所述栅极线与所述数据线互相交错；以及

多个像素，分别由对应的数据线和栅极线驱动，所述每个像素包括对应的像素电极；

同一栅极线连接相邻的两个像素为一个像素组，所述像素组包括与不同的数据线连接的第一像素和第二像素；

其中，所述像素组的第一像素的像素电极与上一栅极线重叠，形成第一重叠区；所述像素组的第二像素的像素电极与下一栅极线重叠，形成第二重叠区。

可选的，所述栅极线包括互相导通的主栅极线和辅栅极线，所述辅栅极线包括第一辅栅极线和第二辅栅极线，所述第一辅栅极线与上一栅极线对应的第二像素的像素电极形成第一重叠区，所述第二辅栅极线与所述下一栅极线对应的第一像素的像素电极形成第二重叠区。

本发明还公开了一种驱动模块，所述驱动模块驱动如上所述的显示面板，所述驱动模块包括：

栅极驱动模块，输出栅极驱动信号给所述显示面板对应的栅极线；

其中，所述栅极驱动模块输出的栅极驱动信号的一个信号周期包括：维持时间、打开时间和与打开时间相邻的第一下拉时间；所述栅极驱动信号在维持时间内为第一低电平；所述栅极驱动信号在打开时间为高电平；所述栅极驱动信号在第一下拉时间内为第二低电平；所述第二低电平的电压值低于所述的第一低电平的电压值。

相对于栅极驱动信号在一个周期时间内保持相同电平信号输入的方案来说，本申请每个栅极驱动信号的一个周期包括三个时间段，分别是维持时间，打开时间和第一下拉时间，第一下拉时间与打开时间相邻，栅极驱动信号在维持时间内是第一低电平，打开时间内为高电平，下拉时间内为第二低电平，由于栅极线跟像素电极存在寄生电容cgs，当像素充电后元件关闭时，栅极电压的变化透过寄生电容cgs对于画素的液晶电容及储存电容电荷产生再分配作用，使得原像素充电后的电压产生反向(kickback)的现象，第一下拉时间内的第二低电平的电压值小于维持时间内的第一低电平的电压值，第一下拉时间用于调节像素电极和栅极线之间产生的寄生电容所产生的反向电压,减少甚至消除闪烁问题的产生。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本发明的一实施例的一种显示面板的像素放大的示意图；

图2是本发明的一实施例的像素结构电路的示意图；

图3是本发明的一实施例的一种只有一个下拉时间的驱动波形的示意图；

图4是本发明的一实施例的具有两个下拉时间的的驱动波形的示意图；

图5是本发明的另一实施例的一种驱动波形的示意图；

图6是本发明的另一实施例的像素结构的示意图；

图7是本发明的另一实施例的驱动模块的示意图；

图8是本发明的另一实施例的显示装置的示意图。

其中，100、显示装置；110、显示面板；120、驱动模块；121、栅极驱动模块；130、数据线；140、栅极线；141、主栅极线；142、辅栅极线；1421、第一辅栅极线；1422、第二辅栅极线；150、像素；160、像素组；161、第一像素；162、第二像素；170、第一重叠区；180、第二重叠区。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本发明作进一步说明。

参考图1至图5，本实施例公开了一种驱动方法，应用于显示面板110，如图1所示，显示面板110包括多条数据线130、多条栅极线140和多个像素150，栅极线130和数据线140互相交错，多个像素150分别由对应的数据线130和栅极线140驱动，每个像素150包括对应的像素电极；

驱动方法包括输出栅极驱动信号给显示面板110对应的栅极线的步骤；

其中，栅极驱动信号的一个信号周期包括维持时间、打开时间和与打开时间相邻的第一下拉时间；参考图3，栅极驱动信号在维持时间内为第一低电平；在打开时间为高电平；在第一下拉时间内为第二低电平；第二低电平低于的第一低电平。

本方案中，每个栅极驱动信号的一个周期包括三个时间段，分别是维持时间，打开时间和第一下拉时间，第一下拉时间与打开时间相邻，栅极驱动信号在维持时间内是第一低电平，打开时间内为高电平，下拉时间内为第二低电平，参考图2所示，由于栅极线140跟像素电极存在寄生电容cgs，当像素150充电后元件关闭时，栅极电压的变化通过寄生电容cgs对于画素的液晶电容及储存电容电荷产生再分配作用，使得原像素150充电后的电压产生反向(kickback)的现象，第一下拉时间内的第二低电平的电压值小于维持时间内的第一低电平的电压值，为了拉低反向电压的值，在第一下拉时间内调节像素电极和栅极线140之间产生的寄生电容所产生的反向电压,减少甚至消除闪烁问题的产生。

在一实施例中，参考图4所示，第一下拉时间位于打开时间之前；栅极驱动信号的一个信号周期还包括位于打开时间之后的第二下拉时间；栅极驱动信号在第二下拉时间内为第三低电平；第三低电平的电压值低于的第一低电平的电压值。

本方案中，寄生电容对于画素的液晶电容及储存电容电荷产生再分配作用，使得原像素150充电后的电压产生反向，打开时间内栅极驱动信号为高电平信号，第一下拉时间和第二下拉时间内为低电平信号，且该低电平的电压值都小于维持时间内的低电平的电压值，两个下拉时间内的低电平主要是拉低反向电压，可以更好的解决甚至消除寄生电容产生的反向电压给显示画面的闪烁问题。

在一实施例中，第一下拉时间和打开时间时长相等；在上一栅极线140的栅极驱动信号对应于打开时间时，当前栅极线140的栅极驱动信号对应于第一下拉时间内。

本方案中，第一下拉时间和打开时间时长相等，在上一栅极线140的栅驱动信号对应与打开时间时，当前的栅极线140的栅驱动信号刚好对应与第一下拉时间内，若时长不相等，则无法实现对应，造成混乱，不能形成正确的回路，导致显示面板110显示异常。

在一实施例中，打开时间和第二下拉时间时长相等；在上一栅极线140的栅极驱动信号对应于第二下拉时间时，当前栅极线140的栅极驱动信号对应于打开时间内。

本方案中，在上一栅极线140的栅极驱动信号对应于第二下拉时间时，当前栅极线140的栅极驱动信号对应于打开时间内，保证打开时间和第二下拉时间时长相等，这样才能实现各栅极线140之间的相互对应，形成正确的回路。

在一实施例中，第二低电平的电压值和第三低电平的电压值相等。

本方案中，寄生电容的电压产生的再分配，导致出现电压反向的问题，影响画面，第二低电平的电压值与第三低电平的电压值相等，第二低电平的电压值和第三低电平的电压值都是用以调节kickback现象，形成更加准确的回路，减轻甚至消除kickback的影响。

在一实施例中，每个像素150包括一个像素电极，同一栅极线140连接相邻的两个像素150为一像素组160，像素组160包括与不同的数据线130连接的第一像素161和第二像素162；

其中，像素组160的第一像素161的像素电极与上一栅极线140重叠，形成第一重叠区170；第一像素161的第一重叠区170与上一栅极线140重叠形成的存储电容为cst1，第一像素161的像素电容为clc1，第一像素161的像素电极与当前栅线形成的寄生电容为cgs1；

第一低电平和第三低电平的电压值为v’gl，高电平的电压值为vgh，第二低电平的电压值为vgl；

cst1＝(vgh-vgl)*cgs1/(vgl-v’gl)

本方案中，参考附图4，可知

at①，vpixel＝vdata

at②，δv1＝δv′1+δv″1

δv′1＝(vgh-v′gl)*cgs1/(cgs+cst+clc)

δv″1＝(v′gl-vgh)*cst1/(cgs+cst+clc)

at③，δv2＝δv′2+δv″2

δv′2＝(v′gl-vgl)*cgs1/(cgs+cst+clc)

δv″2＝(vgh-v′gl)*cst1/(cgs+cst+clc)

at④，δv3＝(v′gl-vgl)*cst1/(cgs+cst+clc)

为了减少kickback造成闪烁，设置δv1+δv2+δv3＝o，cst1＝(vgh-vgl)*cgsl/(vgl-v’gl)，形成正确的回路，消除反向电压的影响，避免出现闪烁。

在一实施例中，参考附图1所示，每个像素150包括一个像素电极，同一栅极线140连接相邻的两个像素150为一像素组160，像素组160包括与不同的数据线130连接的第一像素161和第二像素162；

参考附图6所示，像素组160的第二像素162的像素电极与下一栅极线140重叠，形成第二重叠区180；

第二像素162的第二重叠区180与下一栅极线140重叠形成的存储电容为cst2，第一像素161的像素电容为clc2，第二像素162的像素电极与当前栅线形成的寄生电容为cgs2；

第一低电平和第三低电平的电压值为v’gl，高电平的电压值为vgh，第二低电平的电压值为vgl；

cst2＝(vgh-vgl)*cgs2/(vgl-v’gl)

本方案中，参考附图5所示，

at②，vpixe＝vdata

at②，δv1＝δv′1+δv″1

δv′1＝(vgh-v′gl)*cgs2/(cgs+cst+clc)

δv″1＝(v′gl-vgl)*cst2/(cgs+cst+clc)

at③，δv2＝(v′gl-vgl)*cgs2/(cgs+cst+clc)

为了减少kickback造成闪烁，设置δv1+δv2＝0，cst2＝(vgh-vgl)*cgs1/(vgl-v’gl)，同样能形成正确的回路，消除反向电压的影响，避免出现闪烁。

如图1和图6所示，作为本发明的另一实施例，公开了一种使用了上述驱动方法的显示面板110，包括：

多条数据线130；

多条栅极线140，栅极线130与数据线140互相交错；以及

多个像素150，分别由对应的数据线140和栅极线130驱动，每个像素150包括对应的像素电极；

同一栅极线140连接相邻的两个像素150为一个像素组160，像素组160包括与不同的数据线130连接的第一像素161和第二像素162；

其中，像素组160的第一像素161的像素电极与上一栅极线140重叠，形成第一重叠区170；像素组160的第二像素162的像素电极与下一栅极线140重叠，形成第二重叠区180。

本方案中，像素组160内的两个像素150分别对应不同的数据线130，能够更好保证每个像素150的数据驱动电压的大小，防止像素电极本身的负载导致数据电压的降低，另外像素组160内的不同像素150的像素电极分别与上一栅极线140和下一栅极线140重叠，形成两个不同的存储电容，加大存储电容，可以减少像素电极与栅极线140产生的寄生电容的影响，减少甚至消除寄生电容对液晶电容和存储电容的再分配作用而导致显示面板110产生闪烁的问题，还可以增加开口率，提高液晶分子的穿透率，实现大视角色偏。

在一实施例中，栅极线140包括互相导通的主栅极线141和辅栅极线142，辅栅极线142包括第一辅栅极线1421和第二辅栅极线1422，第一辅栅极线1421与上一栅极线140对应的第二像素162的像素电极形成第二重叠区180，第二辅栅极线1422与下一栅极线140对应的第一像素161的像素电极形成第一重叠区170。

本方案中，由主栅极线141延伸出来的辅栅极线142与像素组160形成重叠区，辅栅极线142可以具备屏蔽电场的效果，减少了电场形成于像素电极与数据线130之间，另外也防止像素电极与主栅极线141产生较强的寄生电容。

如图4和图7所示，作为本发明的另一实施例，公开了一种驱动模块，驱动模块驱动如上所有的显示面板110，驱动模块包括：

栅极驱动模块121，输出栅极驱动信号给显示面板110对应的栅极线；

其中，栅极驱动模块121输出的栅极驱动信号的一个信号周期包括：维持时间、打开时间和与打开时间相邻的第一下拉时间；的栅极驱动信号在维持时间内为第一低电平；在打开时间为高电平；在第一下拉时间内为第二低电平；第二低电平的电压值低于第一低电平的电压值。

本方案中，驱动模块120用于驱动显示面板110，驱动模块120中的栅极驱动模块121输出信号给显示面板110对应的栅极线，输出相应的信号开启对应的栅极线，栅极驱动信号周期分为三个时间段，分别输出不同的电平，因为受到像素电极与栅极线140产生的寄生电容所带来的反向电压影响，不同时间段设置电压下拉时间，形成正确的回路，解决反向电压带来的闪烁问题。

如图8所示，作为本发明的另一实施例，公开了一种显示装置100，包括上述的显示面板110及驱动模块120。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。

本发明的技术方案可以广泛用于各种显示面板，如tn型显示面板(全称为twistednematic，即扭曲向列型面板)、ips型显示面板(in-planeswitching，平面转换)、va型显示面板(verticalalignment，垂直配向技术)、mva型显示面板(multi-domainverticalalignment，多象限垂直配向技术)，当然，也可以是其他类型的显示面板，如有机发光显示面板(organiclight-emittingdiode，简称oled显示面板)，均可适用上述方案。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。