驱动电路及显示装置的制作方法

本实用新型涉及一种驱动电路，尤其涉及一种具有同步信号的驱动电路及应用其的显示装置。

背景技术：

随着移动通信技术及互联网的迅速发展，移动终端已经成为人们生活中必不可少的一种工具，并且为用户生活的各个方面带来了极大的便捷。为了给用户带来更好的视觉体验和视觉感受，全面屏应运而生。

图1是现有驱动器电荷泵以及时序控制单元工作频率波形示意图。现有的驱动器是将电荷泵(charge pump)整合到电源芯片中并应用于窄边框设计的显示装置中，但由于电荷泵的工作频率为电源芯片内部自行产生，相对于显示装置中时序控制单元的工作频率会发生±20％的浮动，如果工作频率浮动幅度较大，则显示装置会产生边缘效应，影响显示装置的显示质量。如图1所示，电荷泵的时序控制信号(CP)与时序控制单元的时序控制信号(XSTB)不同步，导致时序控制信号XSTB在上升沿期间所对应到的电源输出信号Sout的电压不同，当时序控制信号CP的工作频率与时序控制信号XSTB成1-2倍倍频时，显示装置将会造成水平滚动条纹，严重影响显示质量。

技术实现要素：

本实用新型所要解决的技术问题是提供一种驱动电路及应用该驱动电路的显示装置，能够实现电荷泵与时序控制单元工作频率的同步，避免水平滚动条纹，提高显示装置的显示质量。

为了实现上述目的，本实用新型提供了一种驱动电路，包括：

一电源供应单元，用于提供电源信号；

一时序控制单元，用于提供多个时序信号；

一电荷泵，所述电荷泵电性耦接至所述电源供应单元，接收所述电源信号并产生一预设电压信号；

一栅极时钟控制单元，所述栅极时钟控制单元电性耦接至所述电荷泵及所述时序控制单元，接收所述预设电压信号及所述多个时序信号并产生至少一栅极时钟控制信号；

一电平转换电路，所述电平转换电路电性耦接至所述栅极时钟控制单元及所述电荷泵，接收所述预设电压信号和所述栅极时钟控制信号并产生至少一栅极驱动时钟信号；

其中，所述栅极时钟控制单元还包括一第一同步信号输出端，所述电荷泵还包括一同步信号接收端，所述第一同步信号输出端电性连接至所述同步信号接收端。

上述的驱动电路，其中，所述电平转换电路包括第一电平转换电路及第二电平转换电路，所述栅极驱动信号包括第一栅极驱动时钟信号及第二栅极驱动时钟信号，所述第一电平转换电路产生第一栅极驱动时钟信号，所述第二电平转换电路产生第二栅极驱动时钟信号。

上述的驱动电路，其中，所述电荷泵包括：

一振荡器、一升压电路以及一比较器，所述比较器耦接在所述振荡器与所述升压电路之间。

上述的驱动电路，其中，所述比较器包括：

一运算放大器、一参考电压源以及一输出驱动器；

所述运算放大器包括正极端、负极端和输出端，所述正极端电性耦接至所述参考电压源，所述负极端电性耦接至所述振荡器，所述输出端电性耦接至所述参考电压源以及所述输出驱动器。

上述的驱动电路，其中，所述参考电压源包括：

一第一开关单元，所述第一开关单元包括一第一端、一第二端以及一控制端，所述第一端电性连接至其中一所述多个电源信号，所述控制端电性连接至所述运算放大器的输出端；

一电阻，所述电阻包括一第一端以及一第二端，所述电阻的所述第一端电性连接至所述第一开关单元的所述第二端并形成一第一输出节点，所述第一输出节点电性耦接至所述运算放大器的所述正极端，所述电阻的所述第二端接地。

上述的驱动电路，其中，所述输出驱动器包括：

一第二开关单元，所述第二开关单元包括一第一端、一第二端以及一控制端，所述第一端电性连接至其中一所述多个电源信号，所述控制端电性连接至所述运算放大器的输出端；

一第三开关单元，所述第三开关单元包括一第一端、一第二端以及一控制端，所述第三开关单元的所述第一端电性连接至所述第二开关单元的所述第二端并形成一第二输出节点，所述第三开关单元的所述控制端电性连接至所述其中一所述多个电源信号，所述第三开关单元的所述第二端接地；

一电容，所述电容包括一第一端以及一第二端，所述电容的所述第一端电性连接至所述第二输出节点，所述电容的所述第二端接地。

上述的驱动电路，其中，所述第二输出节点电性耦接至所述升压电路。

上述的驱动电路，其中，所述时序控制单元还包括一第二同步信号输出端，所述第二同步信号输出端电性连接至所述同步信号接收端。

为了实现上述目的，本实用新型还提供一种显示装置，包括：

多个像素单元，所述多个像素单元成矩阵排列；

一栅极驱动器，所述栅极驱动器电性耦接至所述多个像素单元；

一上述的任意一种驱动电路；

其中，所述驱动电路电性耦接至所述栅极驱动器。

上述的显示装置，其中，所述栅极驱动器包括第一栅极驱动器及第二栅极驱动器，所述第一栅极驱动器电性耦接至所述第一栅极驱动时钟信号，所述第二栅极驱动器电性耦接至所述第二栅极驱动时钟信号。

本实用新型的有益功效在于：实现电荷泵与时序控制单元工作频率的同步，避免水平滚动条纹，提高显示装置的显示质量。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1是现有驱动器电荷泵以及时序控制单元工作频率波形示意图。

图2是本实用新型一实施例驱动电路的结构示意图。

图3A是本实用新型一实施例时序控制信号与同步信号的波形示意图。

图3B是本实用新型另一实施例时序控制信号与同步信号的波形示意图。

图4是本实用新型一实施例电荷泵以及时序控制单元工作频率波形示意图。

图5是本实用新型一实施例电荷泵的结构示意图。

图6是本实用新型一实施例比较器的结构示意图。

图7是本实用新型一实施例显示装置的结构示意图。

其中，附图标记：

100：驱动电路 110：电源供应单元

120：时序控制单元 130：电荷泵

140：栅极时钟控制单元 150：电平转换电路

150-1：第一电平转换电路 150-2：第二电平转换电路

SYNI：同步信号接收端 SYNO：同步信号输出端

CP、XSTB：时序控制信号 Sout：输出电源信号

Sync：同步信号 VSP：信号

具体实施方式

下面结合附图对本实用新型的结构原理和工作原理作具体的描述：

图2是本实用新型一实施例驱动电路的结构示意图。如图2所示，驱动电路100包括电源供应单元110、时序控制单元120、电荷泵130、栅极时钟控制单元140以及电平转换电路150。于本实施例中，电源供应单元110与电荷泵130电性连接，用于向电荷泵130提供电源信号，例如数字电源XVCC、模拟电源AVDD以及模拟地AVSS等。时序控制单元120与栅极时钟控制单元140电性连接，用于向栅极时钟控制单元140提供多个时序信号，例如栅启动信号VST、时钟使能信号VCE、低频时钟脉冲信号LC以及时序控制信号XSTB等。电荷泵130电性耦接至电源供应单元110，接收电源供应单元110提供的电源信号并产生一预设电压信号，例如高电平电压VGH、低电平电压VGL。栅极时钟控制单元140电性耦接至电荷泵130及时序控制单元120，栅极时钟控制单元140接收电荷泵130产生的预设电压信号(例如VGH、VGL)，栅极时钟控制单元140同时接收时序控制单元120提供的多个时序信号(例如VST、VCE、LC、XSTB)并产生至少一栅极时钟控制信号。电平转换电路150包括第一电平转换电路150-1以及第二电平转换电路150-2，电平转换电路150电性耦接至栅极时钟控制单元140及电荷泵130。电平转换电路150接收电荷泵130产生的预设电压信号(例如VGH、VGL)和栅极时钟控制单元140产生的栅极时钟控制信号并产生至少一栅极驱动时钟信号。于本实施例中，栅极驱动时钟信号可以是时钟信号CK、栅启动信号VST、低频时钟脉冲信号LC以及时钟脉冲信号Vend。以双边驱动的显示装置为例来说明，第一电平转换电路150-1为显示装置的一侧，例如左侧驱动显示装置，且第一电平转换电路150-1产生第一栅极驱动时钟信号，例如时钟信号CKL、栅启动信号VSTL、低频时钟脉冲信号LCL以及时钟脉冲信号VendL。类似的，第二电平转换电路150-2则为显示装置的另一侧，例如右侧驱动显示装置，而第二电平转换电路150-2产生第二栅极驱动时钟信号，例如时钟信号CKR、栅启动信号VSTR、低频时钟脉冲信号LCR以及时钟脉冲信号VendR。

需要说明的是，上述信号仅仅作为示例，并未涵盖上述电路所产生的所有信号，本实用新型并不以此为限。

再次参阅图2，其中，栅极时钟控制单元140还包括同步信号输出端SYNO，电荷泵130包括一同步信号接收端SYNI，同步信号输出端SYNO电性连接至同步信号接收端SYNI。由此，栅极时钟控制单元140可以向电荷泵130提供一同步信号Sync。在同步信号Sync的作用下，电荷泵130的时序控制信号CP与时序控制单元120的时序控制信号XSTB同步。图3A是本实用新型一实施例时序控制信号与同步信号的波形示意图，图3B是本实用新型另一实施例时序控制信号与同步信号的波形示意图。具体而言，如图3A及图3B所示，时序控制信号CP的工作频率fCP与时序控制信号XSTB的工作频率fXSTB相同或成整倍数关系，即fCP＝n*fXSTB，其中，n为正整数。在同步信号Sync的作用下，时序控制信号CP与时序控制信号XSTB的上升沿保持一致(同步)。图4是本实用新型一实施例电荷泵以及时序控制单元工作频率波形示意图。如图4所示，由于时序控制信号CP与时序控制信号XSTB的上升沿保持一致，因此，时序控制信号XSTB在上升沿期间所对应到的电源输出信号Sout的电压相同。另外，同步信号Sync也可以由时序控制单元120提供，时序控制单元120具有一同步信号输出端(图中未示出)，时序控制单元120的同步信号输出端与电荷泵130的同步信号接收端SYNI电性连接，同样可以实现时序控制信号CP与时序控制信号XSTB的同步。

图5是本实用新型一实施例电荷泵的结构示意图。如图5所示，电荷泵130具有一振荡器131、一比较器132以及一升压电路133，振荡器131、比较器132以及升压电路133串联连接在一起，比较器132耦接在振荡器131与升压电路133之间。其中，振荡器131向比较器132传送一信号VSP，比较器132可设定一基准值X，在比较器132的工作电压为AVDD时，信号VSP会上下震荡，此时，比较器132会将信号VSP与AVDD进行比较，当VSP-AVDD＞X时，电荷泵130将会调整升压电路133的工作频率，直到VSP-AVDD＜X。比较器132的具体电路结构将在后面进行详细介绍。

图6是本实用新型一实施例比较器的结构示意图。如图6所示，比较器132具有一运算放大器1321、一参考电压源1322以及一输出驱动器1323。运算放大器1321、参考电压源1322以及输出驱动器1323依次串联连接在一起。其中，运算放大器1321包括正极端+、负极端-和输出端，运算放大器1321的正极端电性耦接至参考电压源1322，负极端-电性连接至信号VSP，输出端电性耦接至参考电压源1322以及输出驱动器1323。具体而言，参考电压源1322由开关单元T1以及电阻R1构成，开关单元T1以及电阻R1依次串联连接在数字电源XVCC以及地GND之间。详言之，开关单元T1包括第一端、第二端以及控制端，开关单元T1的第一端电性连接至数字电源XVCC，控制端电性连接至运算放大器1321的输出端，而第二端则电性连接于电阻R1。电阻R1包括第一端以及第二端，电阻R1的第一端电性连接至开关单元T1的第二端并形成一第一输出节点Q1，第一输出节点Q1电性耦接至运算放大器1321的正极端+，电阻R1的第二端接地GND。其中，可以通过调整电阻R1的阻值大小，从而可以将输出节点Q1的输出电压设置为基准值X，从而，参考电压源1322向运算放大器1321提供基准值X。于本实施例中，输出驱动器1323由开关单元T2、开关单元T3以及电容C1构成。具体而言，开关单元T2包括第一端、第二端以及控制端，其中，开关单元T2的第一端电性连接至数字电源XVCC，控制端电性连接至运算放大器1321的输出端。另外，开关单元T3也包括第一端、第二端以及控制端，其中，开关单元T3的第一端电性连接至开关单元T2的第二端并形成一第二输出节点Q2，开关单元T3的控制端电性连接至数字电源XVCC，而其第二端则接地GND。此外，电容C1包括第一端以及第二端，电容C1的第一端电性连接至第二输出节点Q2，第二端接地GND。于本实施例中，请同时参阅图5与图6，第二输出节点Q2还电性连接至升压电路133。

图7是本实用新型一实施例显示装置的结构示意图。如图7所示，本实施例的显示装置200包括形成在基板(图中未示出)上的显示区210以及周边区220，周边区220围绕显示区210设置。具体而言，多个像素单元(图中未示出)阵列设置于显示区210。于图7所示的实施例中，显示装置200或显示区210为矩形形状，但本实用新型并不以此为限，可因不同的设计与需求，显示装置200或显示区210也可设置为圆形、椭圆形、其他不规则的弧形、三角形、五边形或其他多边形。另外，多个像素单元可为对齐或错位等方式排列成阵列。周边区220中形成有驱动电路100、栅极驱动器240以及栅极驱动器250，栅极驱动器240、250分别电性连接至多个像素单元并驱动多个像素单元，且也电性连接于驱动电路100。具体的，驱动电路100的第一电平转换电路150-1电性连接至栅极驱动器240并向栅极驱动器240提供第一栅极驱动时钟信号，例如时钟信号CKL、栅启动信号VSTL、低频时钟脉冲信号LCL以及时钟脉冲信号VendL；而第二电平转换电路150-2电性连接至栅极驱动器250并向栅极驱动器250提供第二栅极驱动时钟信号，例如时钟信号CKR、栅启动信号VSTR、低频时钟脉冲信号LCR以及时钟脉冲信号VendR。

当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。