1.一种栅极驱动电路，用以驱动一显示面板，其特征在于，所述栅极驱动电路在一帧数期间内具有一扫描期间与一空白期间，且所述栅极驱动电路包括：
复数级移位寄存器，在所述扫描期间依序输出多个扫描信号至所述显示面板，其中第i级移位寄存器包括：
一预充电单元，用以接收一第一输入信号，且依据所述第一输入信号控制一第一节点的电势，其中所述预充电单元包括一第一晶体管，所述第一晶体管的一第一端接收所述第一输入信号，所述第一晶体管的一栅极耦接至所述第一晶体管的所述第一端，且所述第一晶体管的一第二端耦接至所述第一节点；
一上拉单元，所述上拉单元和所述预充电单元耦接在所述第一节点，所述上拉单元接收一第一时钟信号，并依据所述第一节点的电势和所述第一时钟信号由一第二节点输出一第i级扫描信号，其中i是大于或等于1的一个正整数；以及
一下拉单元，包括：
一第二晶体管，所述第二晶体管的一栅极接收一第二时钟信号，所述第二晶体管的一第一端接收一参考电势，且所述第二晶体管的一第二端耦接至所述第一节点；以及
一第三晶体管，所述第三晶体管的一栅极接收所述第二时钟信号，所述第三晶体管的一第一端接收所述参考电势，且所述第三晶体管的一第二端耦接至所述第二节点；
其中在所述空白期间内，所述第一时钟信号和所述第二时钟信号具有一第一电势，且所述第一电势高于所述参考电势。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述上拉单元包括：
一第四晶体管，所述第四晶体管的一栅极耦接至所述第一节点，所述第四晶体管的一第一端接收所述第一时钟信号，且所述第四晶体管的一第二端耦接至所述第二节点；以及
一第一电容，所述第一电容的一第一端耦接至所述第一节点，且所述第一电容的一第二端耦接至所述第二节点。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述下拉单元还包括：一第二电容，所述第二电容的一第一端接收所述第一时钟信号；
一第五晶体管，所述第五晶体管的一栅极耦接至所述第一节点，所述第五晶体管的一第一端接收所述参考电势，且所述第五晶体管的一第二端耦接至所述第二电容的一第二端；
一第六晶体管，所述第六晶体管的一栅极耦接至所述第二电容的所述第二端，所述第六晶体管的一第一端接收所述参考电势，且所述第六晶体管的一第二端耦接至所述第一节点；以及
一第七晶体管，所述第七晶体管的一栅极耦接至所述第二电容的所述第二端，所述第七晶体管的一第一端接收所述参考电势，且所述第七晶体管的一第二端耦接至所述第二节点。
4.如权利要求3所述的栅极驱动电路，其特征在于，所述第二电容大于或等于所述第四晶体管中所述栅极和所述第一端之间的一第三电容。
5.如权利要求1所述的栅极驱动电路，其特征在于，当i是1时，所述第一输入信号是一起始信号，以及当i是大于或等于2的一正整数时，所述第一输入信号是第(i-1)级移位寄存器输出的一第(i-1)级扫描信号。
6.如权利要求1所述的栅极驱动电路，其特征在于，所述预充电单元还包括一第八晶体管，所述第八晶体管的一第一端接收一第二输入信号，所述第八晶体管的一栅极耦接至所述第八晶体管的所述第一端，所述第八晶体管的一第二端耦接至所述第一节点，且所述预充电单元依据所述第二输入信号控制所述第一节点的电势。
7.如权利要求1所述的栅极驱动电路，其特征在于，在所述扫描期间开始之后并在所述第i级移位寄存器依据所述第一时钟信号输出所述第i级扫描信号时，所述第一时钟信号具有所述第一电势，所述第二时钟信号具有一第二电势，且所述第一电势高于所述第二电势。
8.如权利要求1所述的栅极驱动电路，其特征在于，在所述扫描期间开始之后，传送所述第二时钟信号的开始时间在传送所述第一时钟信号的结束时间之后。
9.如权利要求1所述的栅极驱动电路，其特征在于，当i是1时，所述第一输入信号是一起始信号，在所述扫描期间开始并在一第一级移位寄存器接收所述起始信号时，所述起始信号具有所述第一电势，且所述第一级移位寄存器所接收的所述第一时钟信号具有一第二电势，且所述第一电势高于所述第二电势。
10.如权利要求1所述的栅极驱动电路，其特征在于，在所述扫描期间内，所述第一时钟信号或所述第二时钟信号包括重复的多个周期，所述多个周期的其中一个周期包括p个时间单位，以及
在所述其中一个周期中，所述第一时钟信号或所述第二时钟信号在q个时间单位内具有所述第一电势，所述第一时钟信号或所述第二时钟信号在(p-q)个时间单位内具有一第二电势，且所述第一电势高于所述第二电势，其中p大于q且p、q皆为正整数。