像素驱动电路、像素结构及显示面板的制作方法

本发明涉及显示技术领域，尤其涉及一种像素驱动电路、像素结构及显示面板。

背景技术：

在相关技术中，为了实现手机等显示装置全面屏设计，通常将手机等显示装置的摄像头隐藏于显示面板的显示区内。隐藏有摄像头的显示区需要将其像素密度设置为小于正常显示区的像素密度以提高其透光率，从而有利于摄像头采集待拍摄物体的光线。

然而，由于隐藏有摄像头的低像素密度区和正常显示的高像素密度区具有不同的像素密度，显示面板在显示画面时高像素密度区和低像素密度区会具有不同显示亮度。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本发明的目的在于提供一种像素驱动电路、像素结构及显示面板。该显示面板能够解决相关技术中显示面板亮度分布不均匀的技术问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种像素驱动电路，该像素驱动电路包括多个驱动晶体管，每个所述驱动晶体管的第一端连接第一电源端，第二端连接第一节点，控制端连接第二节点，用于在第二节点电压作用下向所述第一节点输入电流。

本发明的一种示例性实施例中，该像素驱动电路还包括：第一开关电路、数据写入电路、补偿电路、第二开关电路、存储电路、第一复位电路、第二复位电路、发光单元。第一开关电路连接所述第一电源端、每个所述驱动晶体管的第一端、使能信号端，用于响应于所述使能信号端的信号以导通所述第一电源端和每个所述驱动晶体管的第一端；数据写入电路连接每个所述驱动晶体管的第一端、数据信号端、栅极信号端、用于响应所述栅极信号端的信号将所述数据信号端的信号传输到每个所述驱动晶体管的第一端；补偿电路连接所述第一节点、第二节点、栅极信号端，用于响应所述栅极信号端的信号导通所述第一节点和第二节点；第二开关电路连接所述第一节点、使能信号端、第三节点，用于响应所述使能信号端的信号将所述第二节点的信号传输到所述第三节点；存储电路连接于所述第二节点和所述第一电源端之间，用于存储所述第二节点的电压；第一复位电路连接第二节点、初始信号端、复位信号端，用于响应所述复位信号端的信号将所述初始信号端的信号传输到所述第二节点；第二复位电路连接第三节点、初始信号端、复位信号端，用于响应所述复位信号端的信号将所述初始信号端的信号传输到所述第三节点；发光单元连接于所述第三节点和第二电源端之间。

本发明的一种示例性实施例中，所述第一开关电路包括第一晶体管，第一晶体管的第一端连接所述第一电源端，第二端连接每个所述驱动晶体管的第一端，控制端连接使能信号端；所述数据写入电路包括第二晶体管，第二晶体管的第一端连接所述数据信号端，第二端连接每个所述驱动晶体管的第一端，控制端连接所述栅极信号端；所述补偿电路包括第三晶体管，第三晶体管的第一端连接所述第一节点，第二端连接所述第二节点，控制端连接所述栅极信号端；所述第二开关电路包括第四晶体管，第四晶体管的第一端连接所述第一节点，第二端连接所述第三节点，控制端连接所述使能信号端；所述存储电路包括电容，电容连接于所述第二节点和所述第一电源端之间；所述第一复位电路包括第五晶体管，第五晶体管的第一端连接所述第二节点，第二端连接所述初始信号端，控制端连接所述复位信号端；所述第二复位电路包括第六晶体管，第六晶体管的第一端连接所述第三节点，第二端连接所述初始信号端，控制端连接所述复位信号端；所述发光单元包括发光二极管，发光二极管连接于所述第三节点和第二电源端之间。

本发明的一种示例性实施例中，所述像素驱动电路还包括第七晶体管、第八晶体管、电容、发光单元。第七晶体管的第一端连接数据信号端，第二段连接所述第二节点，控制端连接第一栅极信号端；第八晶体管的第一端连接感测信号端，第二端连接所述第一节点，控制端连接第二栅极信号端；电容连接于所述第一节点和第二节点之间；发光单元连接于所述第一节点和第二电源端之间。

根据本发明的一个方面，提供一种像素结构，该像素结构包括上述的像素驱动电路。

本发明的一种示例性实施例中，所述像素驱动电路包括电容；每个所述驱动晶体管包括栅极部，多个所述栅极部共同形成所述电容的一个电极。

本发明的一种示例性实施例中，所述像素结构包括栅极层、源漏层以及位于所述栅极层和源漏层之间的导电层，部分所述导电层形成所述电容的另一电极。

本发明的一种示例性实施例中，所述像素结构包括数据线，所述数据线沿第一方向延伸；多个所述驱动晶体管沿所述第一方向依次并列分布。

根据本发明的一个方面，提供一种显示面板，包括低像素密度区和高像素密度区，所述低像素密度区设置有上述的像素驱动电路。

本发明的一种示例性实施例中，所述显示面板的显示区包括所述高像素密度区的像素密度是低像素密度区像素密度的n倍，且所述高像素密度区内的像素驱动电路与所述低像素密度区内的像素驱动电路具有相同的架构；所述高像素密度区中的像素驱动电路包括m个驱动晶体管，所述低像素密度区中像素驱动电路包括n²m个驱动晶体管；在所述高像素密度区，像素驱动电路中电容的电容值为p，在所述低像素密度区，像素驱动电路电容的电容值为n²p；且，所述高像素密度区和低像素密度区中驱动晶体管的尺寸相同。

本发明的一种示例性实施例中，在所述高像素密度区中，像素驱动电路包括一个驱动晶体管。

本公开提出一种像素驱动电路、像素结构及显示面板，该像素驱动电路包括多个驱动晶体管，每个所述驱动晶体管的第一端连接第一电源端，第二端连接第一节点，控制端连接第二节点，用于在第二节点电压作用下向所述第一节点输入电流。其中，第一节点与发光单元连接。该像素驱动电路在不改变驱动晶体管尺寸和像素驱动电路第一电源端电压的情况下，通过设置多个驱动晶体管，增加了输入到第一节点的电流，从而提高了发光单元的亮度。本公开提供的显示面板在其低像素密度区设置上述像素驱动电路，从而能够避免低像素密度区和高像素密度区之间的亮度差异。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中一种像素驱动电路的结构示意图；

图2为图1像素驱动电路中部分节点的时序图；

图3为本公开像素驱动电路一种示例性实施例的结构示意图；

图4为本公开像素驱动电路另一种示例性实施例的结构示意图；

图5为本公开像素驱动电路另一种示例性实施例的结构示意图；

图6为本公开像素结构一种示例性实施例的结构示意图；

图7为本公开像素结构一种示例性实施例中有源层的结构示意图；

图8为本公开像素结构一种示例性实施例中栅极层的结构示意图；

图9为本公开像素结构一种示例性实施例中导电层的结构示意图；

图10为本公开像素结构一种示例性实施例中源漏层的结构示意图；

图11为本公开显示面板一种示例性实施例的结构示意图；

图12为图1所述像素驱动电路所对应的像素结构；

图13为图12像素结构中有源层的结构示意图；

图14为图12像素结构中栅极层的结构示意图；

图15为图12像素结构中导电层的结构示意图；

图16为图12像素结构中有源漏层的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

为了实现手机等显示装置全面屏设计，相关技术通常将手机等显示装置的摄像头隐藏于显示面板的显示区内。隐藏有摄像头的显示区需要将其像素密度设置为小于正常显示区的像素密度以提高其透光率，从而有利于摄像头采集待拍摄物体的光线。然而，由于隐藏有摄像头的低像素密度区和正常显示的高像素密度区具有不同的像素密度，显示面板在显示画面时会出现高像素密度区和低像素密度区具有不同显示亮度。

如图1、2所示，图1为相关技术中一种像素驱动电路的结构示意图。图2为图1像素驱动电路中部分节点的时序图。该像素驱动电路包括第一到第六晶体管t1-t6、驱动晶体管dt、电容c、发光单元oled，其中，第一到第六晶体管t1-t6、驱动晶体管dt均可以为p型晶体管，发光单元oled连接于第三节点和第二电源端vss之间。该像素驱动电路驱动方法包括三个阶段：复位阶段、补偿阶段和发光阶段。如图2所示，在复位阶段t1：使能信号端em为高电平信号，复位信号端reset为低电平信号，栅极驱动信号端gate为高电平信号，第五晶体管t5、第六晶体管t6导通，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4关断，初始化信号端vinit向第一节点n1和第三节点n3输入复位信号。在补偿阶段t2：使能信号端em为高电平信号，复位信号端reset为高电平信号，栅极驱动信号端gate为低电平信号，第一晶体管t1、第四晶体管t4、第五晶体管t5、第六晶体管t6关断，第二晶体管t2、第三晶体管t3导通，数据信号端vdata向第一节点n1输入补偿电压v，其中，补偿电压v＝vdata+vth，vdata为数据信号端vdata的信号电压，vth为第三晶体管t3的阈值电压。在发光阶段：使能信号端em为低电平信号，复位信号端reset为高电平信号，栅极驱动信号端gate为高电平信号，第二晶体管t2、第三晶体管t3、第五晶体管t5、第六晶体管t6关断，第一晶体管t1、第四晶体管t4导通，发光单元oled在驱动晶体管dt输出电流控制下发光。其中，驱动晶体管dt输出端电流i＝0.5*w/l*cox*(vgs-vth)²，vg为驱动晶体管dt的栅极电压，vs为驱动晶体管dt的源极电压，vth为驱动晶体管dt的阈值电压，w为驱动晶体管dt沟道宽度，l为驱动晶体管dt沟道长度，cox为驱动晶体管栅极单位面积电容量。则驱动晶体管dt输出端电流i＝0.5*w/l*cox*(vgs-vth)²＝0.5*w/l*cox*(vdata+vth-vdd-vth)²＝0.5*w/l*cox*(vdata-vdd)²。由该公式可知，发光单元oled的发光状态与驱动晶体管的阈值电压不相关，从而避免驱动晶体管dt阈值电压对发光亮度造成影响。

基于此，本示例性实施例提供一种像素驱动电路，如图3所示，为本公开像素驱动电路一种示例性实施例的结构示意图。该像素驱动电路包括多个驱动晶体管dt1、dt2、dt3、dt4，每个所述驱动晶体管的第一端连接第一电源端vdd，第二端连接第一节点n1，控制端连接第二节点n2，用于在第二节点n2电压作用下向所述第一节点n1输入电流。

本示例性实施例中，第一节点可以与发光单元连接，用于向发光单元提供驱动电流。该像素驱动电路在不改变驱动晶体管尺寸和第一电源端vdd电压的情况下，通过设置多个驱动晶体管，增加了输入到第一节点n1的电流，从而提高了发光单元的亮度。

本示例性实施例中，如图3所示，本实施例示例性的画出了四个驱动晶体管，应该理解的是，在其他示例性实施例中，像素驱动电路还可以设置其他数量的驱动晶体管。图3中驱动晶体管可以为p型晶体管也可以为n型晶体管。

如图4所示，为本公开像素驱动电路另一种示例性实施例的结构示意图。本示例性实施例中，该像素驱动电路还可以包括：第一开关电路1、数据写入电路2、补偿电路3、第二开关电路4、存储电路5、第一复位电路6、第二复位电路7、发光单元8。第一开关电路1连接所述第一电源端vdd、每个所述驱动晶体管的第一端、使能信号端em，用于响应于所述使能信号端em的信号以导通所述第一电源端vdd和每个所述驱动晶体管的第一端；数据写入电路2连接每个所述驱动晶体管的第一端、数据信号端data、栅极信号端gate、用于响应所述栅极信号端gate的信号将所述数据信号端data的信号传输到每个所述驱动晶体管的第一端；补偿电路3连接所述第一节点n1、第二节点n2、栅极信号端gate，用于响应所述栅极信号端gate的信号导通所述第一节点n1和第二节点n2；第二开关电路4连接所述第一节点n1、使能信号端em、第三节点n3，用于响应所述使能信号端em的信号将所述第一节点n1的信号传输到所述第三节点n3；存储电路5连接于所述第二节点n2和所述第一电源端vdd之间，用于存储所述第二节点n2的电压；第一复位电路6连接第二节点n2、初始信号端vinit、复位信号端reset，用于响应所述复位信号端reset的信号将所述初始信号端vinit的信号传输到所述第二节点n2；第二复位电路7连接第三节点n3、初始信号端vinit、复位信号端reset，用于响应所述复位信号端reset的信号将所述初始信号端vinit的信号传输到所述第三节点n3；发光单元8连接于所述第三节点n3和第二电源端vss之间。

本示例性实施例中，如图4所示，所述第一开关电路1可以包括第一晶体管t1，第一晶体管t1的第一端连接所述第一电源端vdd，第二端连接每个所述驱动晶体管的第一端，控制端连接使能信号端em；所述数据写入电路2可以包括第二晶体管t2，第二晶体管t2的第一端连接所述数据信号端data，第二端连接每个所述驱动晶体管的第一端，控制端连接所述栅极信号端gate；所述补偿电路3可以包括第三晶体管t3，第三晶体管t3的第一端连接所述第一节点n1，第二端连接所述第二节点n2，控制端连接所述栅极信号端gate；所述第二开关电路4可以包括第四晶体管t4，第四晶体管t4的第一端连接所述第一节点n1，第二端连接所述第三节点n3，控制端连接所述使能信号端em；所述存储电路5可以包括电容c，电容c连接于所述第二节点n2和所述第一电源端vdd之间；所述第一复位电路6可以包括第五晶体管t5，第五晶体管t5的第一端连接所述第二节点n2，第二端连接所述初始信号端vinit，控制端连接所述复位信号端reset；所述第二复位电路7可以包括第六晶体管t6，第六晶体管t6的第一端连接所述第三节点n3，第二端连接所述初始信号端vinit，控制端连接所述复位信号端reset；所述发光单元8可以包括发光二极管oled，发光二极管oled连接于所述第三节点n3和第二电源端vss之间。

本示例性实施例中第一晶体管t1到第六晶体管t6以及驱动晶体管可以为p型晶体管。图4所示的像素驱动电路与图1所示的驱动电路驱动方法基本相同，仅区别在于在图4中的像素驱动电路通过4个驱动晶体管向第一节点输入电流，从而图4所示的像素驱动电路能够在不改变第一电源端vdd和驱动晶体管尺寸的情况下，提高像素单元发光亮度。

应该理解的是，在其他示例性实施例中，像素驱动电路还可以有其他的结构可供选择。例如，如图5所示，为本公开像素驱动电路另一种示例性实施例的结构示意图。基于图3所示的像素驱动电路，所述像素驱动电路还可以包括第七晶体管t7、第八晶体管t8、电容c、发光单元oled。第七晶体管t7的第一端连接数据信号端data，第二段连接所述第二节点n2，控制端连接第一栅极信号端g1；第八晶体管t8的第一端连接感测信号端sense，第二端连接所述第一节点n1，控制端连接第二栅极信号端g2；电容c连接于所述第一节点n1和第二节点n2之间；发光单元连接于所述第一节点n1和第二电源端vss之间。

其中，感测信号端sense可以用于在驱动晶体管导通时感测驱动晶体管的输出电流，以检测驱动晶体管的阈值电压和迁移率。图5所示像素驱动电路的驱动方法一般包括有：数据写入阶段和发光阶段。在数据写入阶段：数据信号端data通过第七晶体管t7向驱动晶体管的栅极输入数据信号，并存储于存储电容c，同时，感测信号端sense还可以通过第八晶体管t8向每个驱动晶体管的源极输入初始信号。在发光阶段：每个驱动晶体管在存储电容c作用下导通，以通过第一电源端vdd驱动发光单元oled发光。其中，每个驱动晶体管输出电流i＝w(vg-vs-vth)²，w为驱动晶体管的迁移率，vg为驱动晶体管的栅极电压，vs为驱动晶体管的源极电压。由于驱动晶体管的源极和栅极连接于存储电容c的两端，虽然驱动晶体管的源极电压在发光阶段有所上升，但是驱动晶体管的栅极在存储电容c自举作用下也会上升相同的电压，即驱动晶体管在发光阶段的栅极和源极电压差等于在数据写入阶段的栅极和源极电压差。从而可以仅仅通过控制数据信号端data控制发光单元的亮度。由于该像素驱动电路设置有多个驱动晶体管，从而可以增加在发光阶段发光单元的发光亮度。

本示例性实施例还提供一种像素结构，该像素结构包括上述的像素驱动电路。

如图6所示，为本公开像素结构一种示例性实施例的结构示意图。图6具体包括图4所示的像素驱动电路。该像素结构包括有源层act、栅极层gate、导电层ec、源漏层sd，有源层act、栅极层gate、导电层ec、源漏层sd依次层叠设置，且相邻膜层之间设置有绝缘层。图6中的批注gate、data、vinit、reset、vdd、t1、t2、t3、t4、t5、t6、dt1、dt2、dt3、dt4与图4中的批注gate、data、vinit、reset、vdd、t1、t2、t3、t4、t5、t6、dt1、dt2、dt3、dt4分别相对应。图6中黑色方框表示位于绝缘层上的过孔，过孔用于连接上述四个膜层。

如图7所示，为本公开像素结构一种示例性实施例中有源层的结构示意图。有源层act包括两个第一有源部71、两个第二有源部72、第三有源部73、第四有源部74、第五有源部75、第六有源部76，四个第七有源部77。其中，第一有源部71用于形成第一晶体管的沟道层，第二有源部72用于形成第二晶体管的沟道层，两个第三有源部73形成第三晶体管(双栅结构)的沟道层，第四有源部74用于形成第四晶体管的沟道层，两个第五有源部75用于形成第五晶体管(双栅结构)的沟道层，第六有源部76用于形成第六晶体管的沟道层，四个第七有源部77分别形成驱动晶体管的沟道层。

如图8所示，为本公开像素结构一种示例性实施例中栅极层的结构示意图。栅极层gate包括有第一栅极部81、第二栅极部82、第三栅极部83、第四栅极部84、第五栅极部85。其中，部分第一栅极部81的正投影覆盖两第五有源部75以形成第五晶体管t5的栅极层，同时第一栅极部81连接复位信号端reset；部分第二栅极部82的正投影覆盖第二有源部72以形成第二晶体管的栅极层；部分第二栅极部82的正投影覆盖第三有源部73以形成第三晶体管的栅极层，同时第二栅极部82连接栅极驱动信号端gate；部分第三栅极部83覆盖四个第七有源部以形成四个驱动晶体管的栅极，其中，第三栅极部83可以为一体结构，第三栅极部83可以形成图4中电容c的一电极；部分第四栅极部84覆盖第四有源部74以形成第四晶体管的栅极，部分第四栅极部84覆盖第一有源部71以形成第一晶体管的栅极，同时第四栅极部84连接使能信号端em；部分第五栅极部85覆盖第六有源部76以形成第六晶体管t6的栅极，同时第五栅极部85连接复位信号端reset。

如图9所示，为本公开像素结构一种示例性实施例中导电层的结构示意图。导电层ec包括第一导电部91、第二导电部92、第三导电部93、第四导电部94。其中，第一导电部91、第三导电部93可以连接初始信号端vinit；第二导电部92可以形成图4中电容c的另一电极；第四导电部用于遮挡右侧相邻像素结构中第三晶体管t3的沟道层，以避免第三晶体管漏电。

如图10所示，为本公开像素结构一种示例性实施例中源漏层的结构示意图。源漏层可以包括第一源漏部11、第二源漏部12、第三源漏部13、第四源漏部14、第五源漏部15、第六源漏部16。其中，第一源漏部11通过过孔21与第一导电部91连接，通过过孔22与第五有源部75一侧的有源层连接，以连接初始信号端vinit和第五晶体管的第二端。第二源漏部12连接第一电源端vdd，且通过过孔23与第四导电部94连接，以使第四导电部保持第一电源端vdd电压。第二源漏部12还通过过孔27、28与第二导电部92连接，以使第二导电部92形成电容c的一个电极。第二源漏部12还通过过孔29与第一有源部71一侧的有源层连接以使第一晶体管的第一端连接第一电源端vdd。第三有源部13连接数据信号端data，其中，第三有源部13通过过孔24连接第二有源部72一侧的有源层，以使数据信号端data连接第二晶体管的第一端。第四源漏部14通过过孔33连接第四有源部74一侧的有源层，以使第四源漏部14连接第四晶体管的第二端，其中，发光二极管oled可以通过第四源漏部14与第四晶体管的第二端连接。第五源漏部15通过过孔31与第三导电部93连接，通过过孔32与第六有源部76一侧的有源层连接，以使第六晶体管的第二端连接初始信号端vinit。第六源漏部16通过过孔25与第三有源部73一侧的有源层连接，通过过孔26与第三栅极部83连接，以使每个驱动晶体管的栅极连接第三晶体管的第二端，其中，如图9所示，第二导电部92在过孔26位于其正投影位置设置有镂空孔921，以使第六源漏部16能够通过过孔26与第三栅极部83连接，且不与第二导电部92连接。

本示例性实施例中，有源层act可以为铟镓锌氧化物，在形成栅极层后可以对有源层进行导体化处理，以使有源层中的非沟道层形成导体。其中，导体化处理可以通过氢离子注入实现。此外，有源层act还可以为多晶硅层，在形成栅极层后可以对有源层进行半导体参杂处理，以使有源层中的非沟道层形成导体，其中半导体参杂可以为n型半导体参杂或p型半导体参杂。本示例性实施例中，导电层ec还可以共用像素结构中的其他导电膜层，例如，遮光金属层等。

本示例性实施例中，如图6、10所示，所述像素结构包括数据线(第三源漏部13)，所述数据线沿第一方向x延伸；多个所述驱动晶体管沿所述第一方向x依次并列分布。

本示例性实施例还提供一种显示面板，如图11所示，为本公开显示面板一种示例性实施例的结构示意图。所述显示面板的显示区包括低像素密度区111和高像素密度区112，所述低像素密度区设置有上述的像素驱动电路。

本示例性实施例中，以高像素密度区的像素密度是低像素密度区像素密度的两倍为例进行说明。显示面板的高像素密度区可以设置图1所示的像素驱动电路，低像素密度区可以设置图4所示的像素驱动电路。在图4所示的像素驱动电路中，为满足四个驱动晶体管的栅极导通电压，图4中电容应该为图1中电容电容值的四倍。由于图4中像素驱动电路的驱动晶体管数量是图1中的四倍，图4中发光单元发光强度也近似是图1中发光单元发光强度的四倍。经实验可知，此时，高像素密度区和低像素密度区的发光亮度相近似，显示面板的显示区不易出现亮暗交界线。

本示例性实施例通过在低像素密度区设置上述像素驱动电路，在不改变驱动晶体管尺寸和像素驱动电路第一电源端电压的情况下，增强了低像素密度区像素单元的发光亮度，从而避免了显示面板高像素密度区和低像素密度区显示亮度不一致的现象。

本示例性实施例中，图12-16所示，图12为图1所述像素驱动电路所对应的像素结构，图13为图12像素结构中有源层的结构示意图；图14为图12像素结构中栅极层的结构示意图；图15为图12像素结构中导电层的结构示意图；图16为图12像素结构中有源漏层的结构示意图。图12所示的像素结构与图6所示的像素结构相似，该像素结构也包括有源层act、栅极层gate、导电层ec、源漏层sd，有源层act、栅极层gate、导电层ec、源漏层sd依次层叠设置，且相邻膜层之间设置有绝缘层。图12中的批注gate、data、vinit、reset、vdd、t1、t2、t3、t4、t5、t6、dt与图1中的批注gate、data、vinit、reset、vdd、t1、t2、t3、t4、t5、t6、dt分别相对应。图12中黑色方框表示位于绝缘层上的过孔，过孔用于连接上述四个膜层。图12所示的像素结构与图6所示的像素结构还具有相同的层间连接方式，其区别仅在于图12所示像素结构包括一个驱动晶体管，图6所示像素结构包括四个驱动晶体管。

本示例性实施例中，显示面板低像素密度区的像素结构可以采用图6所示的像素结构，显示面板高像素密度区的像素结构可以采用图12所示的像素结构。根据测试可知，采用图12像素结构的透光区域比例为32.57％，透过率为9.77％，采用图6像素结构的透光区域比例为30.29％，透过率为9.09％。其表明，在低像素密度区采用图6所示的像素结构对其透过率影响极小，完全可以满足摄像头采光。

在其他示例性实施例中，高像素密度区的像素密度可以是低像素密度区像素像素密度的其他倍数。例如，所述高像素密度区的像素密度是低像素密度区像素密度的n倍，且所述高像素密度区内的像素驱动电路与所述低像素密度区内的像素驱动电路具有相同的架构；所述高像素密度区中的像素驱动电路包括m个驱动晶体管，所述低像素密度区中像素驱动电路包括n²m个驱动晶体管；在所述高像素密度区，像素驱动电路中电容的电容值为p，在所述低像素密度区，像素驱动电路电容的电容值为n²p；且，所述高像素密度区和低像素密度区中驱动晶体管的尺寸相同。其中，且所述高像素密度区内的像素驱动电路与所述低像素密度区内的像素驱动电路具有相同的架构，表示：两像素驱动电路除驱动晶体管数量和电容电容值不同以外，其他结构均相同。其中，m可以为大于等于1的整数。

本示例性实施例提供的显示面板可以应用于手机、vr、平板电脑等显示装置。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。