移位寄存器及其控制方法、显示面板与流程

本发明涉及显示技术领域，更具体地，涉及一种移位寄存器及其控制方法、显示面板。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)以及amoled(activematrixdrivingoled，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

上述显示装置在进行显示时，一般通过驱动电路来驱动面板中的各个像素进行显示。驱动电路主要包括栅极驱动电路和数据驱动电路。其中，数据驱动电路用于将输入的数据及时钟信号定时顺序锁存并将锁存的数据转换成模拟信号后输入到面板的数据线。栅极驱动电路用于将时钟信号经过移位寄存器(shiftregister，sr)转换成开启/断开电压，分别输出到面板的各条栅线上。随着应用技术的发展，人们对显示装置的低功耗性能要求越来越高。

因此，提供一种低功耗、可以避免面板电量浪费的移位寄存器及其控制方法、显示面板，是本领域技术人员亟待解决的技术问题。

技术实现要素：

有鉴于此，本发明提供了一种移位寄存器及其控制方法、显示面板，以解决现有技术中的移位寄存器功耗大造成电量浪费，显示面板功耗增加的问题。

本发明公开了一种移位寄存器，包括第一节点、第二节点、第三节点、时钟信号端、第一控制电位端、第二控制电位端、第一信号输入端、第二信号输入端、清零电位端、关闭电位端、低电平信号端、第一调节电位端、第二调节电位端、信号输出端；以及：电连接于清零电位端、关闭电位端、低电平信号端的重置模块，用于根据清零电位端的电位以及关闭电位端的电位，将低电平信号端的信号传输至第一节点和信号输出端，重置第一节点和信号输出端的信号；电连接于第一调节电位端、第二调节电位端、低电平信号端的稳定模块，用于根据第一调节电位端的信号，将第一调节电位端的信号传输至第二节点，使第二节点的电位升高，根据升高后的第二节点的电位，将低电平信号端的信号传输至第一节点和信号输出端，降低第一节点和信号输出端的电位；或者，用于根据第二调节电位端的信号，将第二调节电位端的信号传输至第三节点，使第三节点的电位升高，根据升高后的第三节点的电位，将低电平信号端的信号传输至第一节点和信号输出端，降低第一节点和信号输出端的电位；电连接于第一信号输入端、第一控制电位端的充电模块，用于根据第一信号输入端的信号，将第一控制电位端的信号传输至第一节点，给第一节点充电；电连接于第一节点、低电平信号端的关闭模块，用于根据第一节点充电后的电位，将低电平信号端的信号传输至第二节点和第三节点，降低第二节点和第三节点的电位；电连接于第一节点、时钟信号端的输出模块，用于根据第一节点充电后的电位，将时钟信号端的信号传输至信号输出端；电连接于第二信号输入端、第二控制电位端的放电模块，用于根据第二信号输入端的信号，将第二控制电位端的信号传输至第一节点，降低第一节点的电位，恢复第二节点和第三节点的电位。

基于同一发明构思，本发明还公开了一种移位寄存器的控制方法，该控制方法用于控制上述移位寄存器的工作。该控制方法包括：重置阶段，向清零电位端、关闭电位端提供高电位，重置模块将低电平信号端的低电位分别传输至第一节点和信号输出端，重置第一节点和信号输出端的信号；稳定阶段，向第一调节电位端提供高电位，将第一调节电位端的高电位传输至第二节点，使第二节点的电位升高，稳定模块根据升高后的第二节点的电位，将低电平信号端的低电位传输至第一节点和信号输出端，降低第一节点和信号输出端的电位；或者，向第二调节电位端提供高电位，将第二调节电位端的高电位传输至第三节点，使第三节点的电位升高，稳定模块根据升高后的第三节点的电位，将低电平信号端的低电位传输至第一节点和信号输出端，降低第一节点和信号输出端的电位；充电阶段，向第一信号输入端和第一控制电位端提供高电位，充电模块将第一控制电位端的高电位传输至第一节点，给第一节点充电；关闭阶段，关闭模块根据第一节点充电后的高电位，将低电平信号端的低电位传输至第二节点和第三节点，降低第二节点和第三节点的电位；信号输出阶段，向时钟信号端提供高电位，输出模块根据第一节点充电后的电位，将时钟信号端的高电位传输至信号输出端；放电阶段，向第二信号输入端提供高电位，向第二控制电位端提供低电位，放电模块将第二控制电位端的低电位传输至第一节点，降低第一节点的电位，第二节点和第三节点恢复原来的电位，此时，低电平信号端的低电位保持传输至第一节点，第一节点始终保持低电位。

基于同一发明构思，本发明还公开了一种显示面板，包括至少一个扫描驱动电路和多条扫描线，扫描驱动电路包括多个级联设置的上述移位寄存器，每个移位寄存器的信号输出端与扫描线一一对应电连接。

与现有技术相比，本发明提供的移位寄存器及其控制方法、显示面板，至少实现了如下的有益效果：

本发明的移位寄存器工作时，首先通过将与重置模块连接的清零电位端和关闭电位端置高，清空第一节点和信号输出端内的静电。然后第一调节电位端或者第二调节电位端通过稳定模块开始向第二节点或者第三节点漏电，第二节点或者第三节点的电位逐渐升高，达到能够使低电平信号端的低电位传输至第一节点和信号输出端的程度，从而拉低第一节点和信号输出端的电位。接着，第一信号输入端的信号输入，第一控制电位端向第一节点充电，待第一节点的电位逐渐被充满后，第二节点和第三节点的电位被拉低。接着第一信号输入端停止输入信号，时钟信号端的信号开始输入，第一节点产生自举，信号输出端输出信号，自举的时候，第一节点处于悬空状态，此时时钟信号端的电位从低电位抬升到高电位，时钟信号端通过输出模块造成耦合，使第一节点的电位耦合上升。然后，时钟信号端停止输入信号，信号输出端停止输出信号。而第二信号输入端的信号输入，拉低第一节点的电位，第二节点和第三节点恢复原来电位并持续拉低第一节点的电位。后续第一信号输入端不再输入信号，第二节点和第三节点的电位不发生变化，第一节点的电位始终被拉低。本发明第一节点的下拉信号(第二节点和第三节点的信号)，由第一调节电位端或者第二调节电位端输入直流信号，再通过稳定模块和关闭模块分压后产生，因此是直流分压的方式，通过将第二节点和第三节点的电位生成方式从现有技术中的交流耦合改为直流分压，从而可以降低移位寄存器的功耗，避免了使用该移位寄存器的显示面板电量的浪费，有利于降低面板功耗。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是相关技术中的一种移位寄存器的结构示意图；

图2是图1中ckb’信号端与q’点对应的波形图；

图3是本发明实施例提供的一种移位寄存器的框架结构示意图；

图4是图3中移位寄存器各信号端的一种控制时序图；

图5是图3中移位寄存器各信号端的另一种控制时序图；

图6是本发明实施例提供的一种移位寄存器的电路结构示意图；

图7是本发明实施例提供的一种显示面板的平面结构示意图；

图8是图7中的扫描驱动电路的工作时序图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

相关技术中，阵列基板是显示装置(液晶显示装置，有机发光二极管显示装置等)的重要部件之一。阵列基板中包括多条栅线，这些栅线中要轮流通入导通信号。为驱动栅线，一种现有方法是使用栅极驱动电路(goa)，即将用于驱动各栅线的电路制备在阵列基板中。栅极驱动电路通常由多个级联的移位寄存器组成，每个移位寄存器用于驱动一条栅线。

请参考图1和图2，图1是相关技术中的一种移位寄存器的结构示意图，图2是图1中ckb’信号端与q’点对应的波形图，从图1中可见，该移位寄存器由9个晶体管、2个电容等组成了9t2c的结构，p’点的下拉信号q’点，由时钟振荡信号ckb’交流耦合产生，因此是交流信号。在初始状态，q’点处于低电位。当时钟振荡信号ckb从低电位抬升到高电位时，q’点电压通过电容耦合效应而抬升，并使晶体管t3’、晶体管t6’处于开态。当时钟振荡信号ckb’从高电位下降到低电位时，q’点电压又被耦合至低电位，从而关闭晶体管t3’和晶体管t6’。当时钟振荡信号ckb’处于低电位而尚未开始下一次抬升时，q’点始终处于低电位，晶体管t3’、晶体管t6’始终处于关闭状态。

图1中的移位寄存器中，q’点信号的生成方式为交流耦合。假设q’点的耦合电容c1’为1.4pf，显示面板的分辨率为1600行，该移位寄存器构成的asg(amorphoussilicongate，非晶硅栅极驱动电路)为8相位，则asg的一根驱动信号线上q’点耦合总电容为1.4×1600/8＝280pf，这根驱动信号线上的功耗为：p＝fcv²＝60×200×280pf×(25v)²＝0.0021w＝2.1mw，则八根驱动信号线的总功耗为：8×2.1mw＝16.8mw。信号输出端gout’采用q’点耦合及其反相交流信号实现全周期下拉。假设该反相交流下拉管的电容为0.2pf，则asg的一根驱动信号线上反相交流下拉管的总电容为0.2×1600/8＝40pf，该电容对应的功耗：p＝fcv²＝60×200×40pf×(25v)²＝0.0003w＝0.3mw，所有反相下拉管的总功耗为：8×0.3mw＝2.4mw。两者相加，图1移位寄存器交流耦合的总功耗为：16.8+2.4＝19.2mw。

由上可知，图1中移位寄存器的输出驱动管t5’的栅极(p’点)的下拉信号(q’点)，是由时钟振荡信号ckb’交流耦合产生的，这种产生方式有两个问题：时钟振荡信号ckb’信号为交流方波，时钟振荡信号ckb’处于高电位时，q’点工作，时钟振荡信号ckb’处于低电位时，q’点失效，这种失效容易引起p’点电位升高从而引发高温抖动；时钟振荡的交流信号会产生较大的耦合功耗，造成电量的浪费，从而面板的功耗增加。

因此，本申请的各个实施例提供了一种可以降低功耗、避免面板电量浪费的移位寄存器及其控制方法、显示面板。

请参考图3，图3是本发明实施例提供的一种移位寄存器的框架结构示意图，本实施例提供的一种移位寄存器，包括第一节点p、第二节点q1、第三节点q2、时钟信号端clock、第一控制电位端fw、第二控制电位端bw、第一信号输入端gn-1、第二信号输入端gn+1、清零电位端reset、关闭电位端goff、低电平信号端vgl、第一调节电位端v1、第二调节电位端v2、信号输出端gout；以及：

电连接于清零电位端reset、关闭电位端goff、低电平信号端vgl的重置模块10，用于根据清零电位端reset的电位以及关闭电位端goff的电位，将低电平信号端vgl的信号传输至第一节点p和信号输出端gout，重置第一节点p和信号输出端gout的信号；

电连接于第一调节电位端v1、第二调节电位端v2、低电平信号端vgl的稳定模块20，用于根据第一调节电位端v1的信号，将第一调节电位端v1的信号传输至第二节点q1，使第二节点q1的电位升高，根据升高后的第二节点q1的电位，将低电平信号端vgl的信号传输至第一节点p和信号输出端gout，降低第一节点p1和信号输出端gout的电位；或者，用于根据第二调节电位端v2的信号，将第二调节电位端v2的信号传输至第三节点q2，使第三节点q2的电位升高，根据升高后的第三节点q2的电位，将低电平信号端vgl的信号传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位；

电连接于第一信号输入端gn-1、第一控制电位端fw的充电模块30，用于根据第一信号输入端gn-1的信号，将第一控制电位端fw的信号传输至第一节点p，给第一节点p充电；

电连接于第一节点p、低电平信号端vgl的关闭模块40，用于根据第一节点p充电后的电位，将低电平信号端vgl的信号传输至第二节点q1和第三节点q2，降低第二节点q1和第三节点q2的电位；

电连接于第一节点p、时钟信号端clock的输出模块50，用于根据第一节点p充电后的电位，将时钟信号端clock的信号传输至信号输出端gout；

电连接于第二信号输入端gn+1、第二控制电位端bw的放电模块60，用于根据第二信号输入端gn+1的信号，将第二控制电位端bw的信号传输至第一节点p，降低第一节点p的电位，恢复第二节点q1和第三节点q2的电位，此时，第一节点p始终保持低电位。

请结合参考图3、图4和图5，图4是图3中移位寄存器各信号端的一种控制时序图，图5是图3中移位寄存器各信号端的另一种控制时序图，本实施例还提供了一种移位寄存器的控制方法，用于图3中所示的移位寄存器，该控制方法包括：

重置阶段t1，向清零电位端reset、关闭电位端goff提供高电位，重置模块10将低电平信号端vgl的低电位分别传输至第一节点p和信号输出端gout，重置第一节点p和信号输出端gout的信号。

稳定阶段t2，向第一调节电位端v1提供高电位，将第一调节电位端v1的高电位传输至第二节点q1，使第二节点q1的电位升高，稳定模块20根据升高后的第二节点q1的电位，将低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位(如图4)；或者，向第二调节电位端v2提供高电位，将第二调节电位端v2的高电位传输至第三节点q2，使第三节点q2的电位升高，稳定模块20根据升高后的第三节点q2的电位，将低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位(如图5)；其中，由于第二节点q1和第三节点q2中只要其中之一的电位升高，即可将低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位，使移位寄存器正常工作，因此第一调节电位端v1和第二调节电位端v2两者的信号在每个时刻，只有一个是高电位，另一个是低电位，即第一调节电位端v1为高电位的时候，第二调节电位端v2为低电位；第一调节电位端v1为低电位的时候，第二调节电位端v2为高电位，第一调节电位端v1的电位和第二调节电位端v2的电位可以一帧交换一次，也可以多帧交换一次，也可以1秒交换一次，也可以更长时间交换一次，本实施例不作具体限定。第一调节电位端v1和第二调节电位端v2的周期，比时钟信号端clock的周期长。

充电阶段t3，向第一信号输入端gn-1和第一控制电位端fw提供高电位，充电模块30将第一控制电位端fw的高电位传输至第一节点p，给第一节点p充电。

关闭阶段t4，关闭模块40根据第一节点p充电后的高电位，将低电平信号端vgl的低电位传输至第二节点q1和第三节点q2，降低第二节点q1和第三节点q2的电位。

信号输出阶段t5，向时钟信号端clock提供高电位，输出模块50根据第一节点p充电后的电位，将时钟信号端clock的高电位传输至信号输出端gout。

放电阶段t6，向第二信号输入端gn+1提供高电位，向第二控制电位端bw提供低电位，放电模块60将第二控制电位端bw的低电位传输至第一节点p，降低第一节点p的电位，第二节点q1和第三节点q2恢复原来的电位，此时，低电平信号端vgl的低电位保持传输至第一节点p，第一节点p始终保持低电位。

具体而言，根据上述移位寄存器的控制方法的描述可知，本实施例的移位寄存器首先通过将与重置模块10连接的清零电位端reset和关闭电位端goff置高，清空第一节点p和信号输出端gout内的静电。然后第一调节电位端v1或者第二调节电位端v2通过稳定模块20开始向第二节点q1或者第三节点q2点漏电，第二节点q1或者第三节点q2的电位逐渐升高，达到能够使低电平信号端vgl的低电位传输至第一节点p和信号输出端gout的程度，从而拉低第一节点p和信号输出端gout的电位。接着，第一信号输入端gn-1的信号输入，第一控制电位端fw向第一节点p充电，待第一节点p的电位逐渐被充满后，第二节点q1和第三节点q2的电位被拉低。接着第一信号输入端gn-1停止输入信号，时钟信号端clock的信号开始输入，第一节点p产生自举，信号输出端gout输出信号，自举的时候，第一节点p处于悬空状态，此时时钟信号端clock的电位从低电位抬升到高电位，时钟信号端clock通过输出模块50造成耦合，使第一节点p的电位耦合上升。然后，时钟信号端clock停止输入信号，信号输出端gout停止输出信号。而第二信号输入端gn+1的信号输入，拉低第一节点p的电位，第二节点q1和第三节点q2恢复原来电位并持续拉低第一节点p的电位。后续第一信号输入端gn-1不再输入信号，第二节点q1和第三节点q2的电位不发生变化，第一节点p的电位始终被拉低。

本实施例第一节点p的下拉信号(第二节点q1和第三节点q2的信号)，由第一调节电位端v1或者第二调节电位端v2输入直流信号，再通过稳定模块20和关闭模块40分压后产生，具体为，相比较于相关技术中采用时钟振荡的交流信号而言，本实施例的第一调节电位端v1或者第二调节电位端v2的频率是很低的。以显示面板包括1600行栅线，移位寄存器构成的asg为8相位，第一调节电位端v1或者第二调节电位端v2一帧翻转一次为例，第一调节电位端v1或者第二调节电位端v2的频率约为时钟振荡信号的1/200，因此其耦合功耗可以忽略不计。如果第一调节电位端v1或者第二调节电位端v2是一秒翻转一次，或10秒翻转一次，或1分钟或更长时间翻转一次，则第一调节电位端v1或者第二调节电位端v2的频率约为时钟振荡信号的1/12000，1/120000，1/720000，……，同样其耦合功耗可以忽略不计。由于在一帧内，第一调节电位端v1或者第二调节电位端v2的电位是固定不变的，第一调节电位端v1或者第二调节电位端v2的直流电位输入至稳定模块20和关闭模块40进行分压后，即等效于第一调节电位端v1或者第二调节电位端v2的电阻直流分压。本实施例通过将第二节点q1和第三节点q2的电位生成方式从现有技术中的交流耦合改为直流分压，从而可以降低移位寄存器的功耗(相比于图1的相关技术中的移位寄存器而言，本实施例将交流耦合改成直流分压，会产生约19.2mw的功耗下降)，避免了使用该移位寄存器的显示面板电量的浪费，有利于降低面板功耗。

在一些可选实施例中，请结合参考图3、图4和图6，图6是本发明实施例提供的一种移位寄存器的电路结构示意图，本实施例中，充电模块30包括第一晶体管t1，其第一端电连接于第一控制电位端fw，其第二端电连接于第一节点p，其控制端电连接于第一信号输入端gn-1。

放电模块60包括第二晶体管t2，其第一端电连接于第一节点p，其第二端电连接于第二控制电位端bw，其控制端电连接于第二信号输入端gn+1。

可选的，稳定模块20包括第一稳定模块201和第二稳定模块202；

第一稳定模块201包括：第三晶体管t3，其第一端电连接于第一节点p，其第二端电连接于低电平信号端vgl，其控制端电连接于第二节点q1；第六晶体管t6，其第一端电连接于信号输出端gout，其第二端电连接于低电平信号端vgl，其控制端电连接于第二节点q1；第八晶体管t8，其第一端和控制端均电连接于第一调节电位端v1，其第二端电连接于第二节点q1。

第二稳定模块202包括：第四晶体管t4，其第一端电连接于第一节点p，其第二端电连接于低电平信号端vgl，其控制端电连接于第三节点q2；第七晶体管t7，其第一端电连接于信号输出端gout，其第二端电连接于低电平信号端vgl，其控制端电连接于第三节点q2；第九晶体管t9，其第一端和控制端均电连接于第二调节电位端v2，其第二端电连接于第三节点q2。

输出模块50包括：第五晶体管t5，其第一端电连接于时钟信号端clock，其第二端电连接于信号输出端gout，其控制端电连接于第一节点p；第一电容c1，其第一端电连接于第一节点p，其第二端电连接于信号输出端gout。

关闭模块40包括：第十晶体管t10，其第一端电连接于第二节点q1，其第二端电连接于低电平信号端vgl，其控制端电连接于第一节点p；第十一晶体管t11，其第一端电连接于第三节点q2，其第二端电连接于低电平信号端vgl，其控制端电连接于第一节点p。

重置模块10包括：第十二晶体管t12，其第一端电连接于第一节点p，其第二端电连接于低电平信号端vgl，其控制端电连接于清零电位端reset；第十三晶体管t13，其第一端电连接于信号输出端gout，其第二端电连接于低电平信号端vgl，其控制端电连接于关闭电位端goff。

具体而言，请结合参考图4、图5和图6，本实施例的图4和图6中均以第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11、第十三晶体管t13为n型晶体管(控制端为高电位时导通)为例进行本实施例的移位寄存器的工作原理的说明。由于p型晶体管与n型晶体管的导通信号和截止信号的状态正好相反，因此若移位寄存器中采用p型晶体管，则所有端口提供的信号均应与采用n型晶体管的移位寄存器相反，这样即可保证移位寄存器的工作状态不变，其详细过程在此不再详细描述。

本实施例示意的移位寄存器电路结构的控制阶段包括：

重置阶段t1，向清零电位端reset、关闭电位端goff提供高电位，清零电位端reset、关闭电位端goff置高，第十二晶体管t12和第十三晶体管t13导通，低电平信号端vgl的低电位通过第十二晶体管t12和第十三晶体管t13分别传输至第一节点p和信号输出端gout，重置第一节点p和信号输出端gout的信号，即清空第一节点p和信号输出端gout内的静电。

稳定阶段t2，向第一调节电位端v1提供高电位，向第二调节电位端v2提供低电位，第八晶体管t8导通，第一调节电位端v1的高电位通过第八晶体管t8传输至第二节点q1，使第二节点q1的电位升高，根据升高后的第二节点q1的电位，第三晶体管t3和第六晶体管t6导通，低电平信号端vgl的低电位通过第三晶体管t3和第六晶体管t6传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位(如图4)；

或者，向第二调节电位端v2提供高电位，向第一调节电位端v1提供低电位，第九晶体管t9导通，第二调节电位端v2的高电位通过第九晶体管t9传输至第三节点q2，使第三节点q2的电位升高，根据升高后的第三节点q2的电位，第四晶体管t4和第七晶体管t7导通，低电平信号端vgl的低电位通过第四晶体管t4和第七晶体管t7传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位(如图5)；

其中，由于第二节点q1和第三节点q2中只要其中之一的电位升高，即可将低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，降低第一节点p和信号输出端gout的电位，使移位寄存器正常工作，因此第一调节电位端v1和第二调节电位端v2两者的信号在每个时刻，只有一个是高电位，另一个是低电位，即第一调节电位端v1为高电位的时候，第二调节电位端v2为低电位；第一调节电位端v1为低电位的时候，第二调节电位端v2为高电位，第一调节电位端v1的电位和第二调节电位端v2的电位可以一帧交换一次，也可以多帧交换一次，也可以1秒交换一次，也可以更长时间交换一次，本实施例不作具体限定。第一调节电位端v1和第二调节电位端v2的周期，比时钟信号端clock的周期长。由于第一调节电位端v1和第二调节电位端v2两者的信号在每个时刻，只要满足一个是高电位，另一个是低电位，即本实施例虽然通过第一调节电位端v1和第二调节电位端v2这两个调节电位端连接两个支路实现拉低第一节点p和信号输出端gout电位的功能，但只要满足其中一个支路处于工作状态即可，从而可以避免出现仅仅使用一个调节电位端连接一个支路时，一旦该调节电位端连接的这个支路出现问题则不能实现本实施例功能的情况，有利于延长移位寄存器的使用寿命。本阶段中，第一调节电位端v1为高电位，第二调节电位端v2为低电位，第一调节电位端v1开始通过第八晶体管t8向第二节点q1漏电，第二节点q1的电位逐渐升高，达到开启第三晶体管t3和第六晶体管t6的程度，从而低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，拉低第一节点p和信号输出端gout的电位；或者，第一调节电位端v1为低电位，第二调节电位端v2为高电位，第二调节电位端v2开始通过第九晶体管t9向第三节点q2漏电，第三节点q2的电位逐渐升高，达到开启第四晶体管t4和第七晶体管t7的程度，从而低电平信号端vgl的低电位传输至第一节点p和信号输出端gout，拉低第一节点p和信号输出端gout的电位。

充电阶段t3，向第一信号输入端gn-1和第一控制电位端fw提供高电位，第一晶体管t1导通，第一控制电位端fw的高电位通过第一晶体管t1传输至第一节点p，给第一节点p充电。本实施例中第一晶体管t1的充电能力强于第三晶体管t3、第四晶体管t4的放电能力，第一节点p的电位逐渐被充满。

关闭阶段t4，关闭模块40根据第一节点p充电后的高电位，第十晶体管t10和第十一晶体管t11导通，低电平信号端vgl的低电位通过第十晶体管t10和第十一晶体管t11传输至第二节点q1和第三节点q2，降低第二节点q1和第三节点q2的电位。

信号输出阶段t5，向时钟信号端clock提供高电位，第五晶体管t5根据第一节点p充电后的电位导通，时钟信号端clock的高电位通过第五晶体管t5传输至信号输出端gout。即本阶段中，第一信号输入端gn-1停止输入信号，时钟信号端clock输入信号，第一节点p产生自举，自举时第一节点p处于悬空状态，此时时钟信号端clock的电位从低电位抬升到高电位，时钟信号端clock通过第五晶体管t5和第一电容c1对第一节点p造成耦合，第一节点p的电位耦合上升，进一步提高第五晶体管t5的控制端的电位，从而使第五晶体管t5打开更充分。

放电阶段t6，向第二信号输入端gn+1提供高电位，向第二控制电位端bw提供低电位，第二晶体管t2导通，第二控制电位端bw的低电位通过第二晶体管t2传输至第一节点p，降低第一节点p的电位，第二节点q1和第三节点q2恢复原来的电位，此时，低电平信号端vgl的低电位保持传输至第一节点p，第一节点p始终保持低电位。即本阶段中，时钟信号端clock停止输入信号，信号输出端gout停止输出信号。第二信号输入端gn+1输入信号，第二晶体管t2导通，第二控制电位端bw的低电位通过第二晶体管t2传输至第一节点p，拉低第一节点p的电位，第二节点q1和第三节点q2恢复原来电位，并持续打开第三晶体管t3以持续拉低第一节点p的电位，后续第一信号输入端gn-1不再输入信号，第二节点q1和第三节点q2的电位不发生变化，第一节点p的电位始终保持低电位状态。

本实施例的移位寄存器电路结构中，第一节点p的下拉信号(第二节点q1和第三节点q2的信号)，由第一调节电位端v1输入直流信号，再通过第八晶体管t8和第十晶体管t10分压后产生，或者由第二调节电位端v2输入直流信号，再通过第九晶体管t9和第十一晶体管t11分压后产生，即通过将第二节点q1和第三节点q2的电位生成方式从现有技术中的交流耦合改为直流分压，从而可以降低移位寄存器的功耗，避免了使用该移位寄存器的显示面板电量的浪费，有利于降低面板功耗。

在一些可选实施例中，请结合参考图6、图7和图8，图7是本发明实施例提供的一种显示面板的平面结构示意图，图8是图7中的扫描驱动电路的工作时序图，本实施例提供的一种显示面板000，包括至少一个扫描驱动电路70和多条扫描线g，扫描驱动电路70包括多个级联设置的移位寄存器701，移位寄存器701为上述实施例中任一项的移位寄存器；每个移位寄存器701的信号输出端gout与扫描线g一一对应电连接。

可选的，第m级移位寄存器的第一信号输入端电连接于第m-1级移位寄存器的信号输出端，第m-1级移位寄存器的第二信号输入端电连接于第m级移位寄存器的信号输出端，其中，n为整数，且2≤m≤m，m为扫描驱动电路70中移位寄存器701的数量。

即第一级移位寄存器asg1的第一信号输入端通过外部电路提供起始控制信号stv，第一级移位寄存器asg1的第二信号输入端连接至第二级移位寄存器的信号输出端gout-2；而第二级移位寄存器asg2的第一信号输入端电连接于第一级移位寄存器asg1的信号输出端gout-1，第二级移位寄存器asg2的第二信号输入端连接至第三级移位寄存器asg3的信号输出端gout-3，第三级移位寄存器asg3的第一信号输入端电连接于第二级移位寄存器asg2的信号输出端gout-2，第三级移位寄存器asg3的第二信号输入端连接至第四级移位寄存器asg4的信号输出端gout-4，第四级移位寄存器asg4的第一信号输入端电连接于第三级移位寄存器asg3的信号输出端gout-3，第四级移位寄存器asg4的第二信号输入端连接至第五级移位寄存器asg5的信号输出端gout-5……即通过第一级移位寄存器asg1的信号输出端gout-1的输出信号提供第二级移位寄存器asg2的第一信号输入端的控制信号，以此类推。

本实施例提供的扫描驱动电路70由多个级联的移位寄存器701组成，每个移位寄存器701用于驱动一条扫描线g。本实施例的移位寄存器具有上述实施例中的移位寄存器的控制方法和有益效果，本实施例在此不作赘述，具体可参考上述实施例对移位寄存器的描述，本实施例使用的扫描驱动电路70可以降低各个移位寄存器701的功耗，避免了使用该移位寄存器的扫描驱动电路70电量的浪费，有利于降低显示面板的功耗。

需要说明的是，本实施例的图7仅是示意性画出与本发明实施例的技术方案相关的显示面板000的结构，可以理解的，本实施例的显示面板000还包括其他为了实现显示功能的结构，例如可选的，显示面板000还可以包括多条数据线(图中未示意)，多条扫描线和多条数据线交叉限定多个像素，且每一像素还可以包括像素电路，还可以包括数据线驱动电路、电压供电单元等，本领域技术人员可根据现有技术中的显示面板的结构进行补充理解，本实施例在此不作赘述。移位寄存器具体的级联方式可参考相关技术，本实施例在此不再详细描述。由本实施例的显示面板制作的显示装置，可以为液晶显示屏、电子纸、oled显示屏，可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

通过上述实施例可知，本发明提供的移位寄存器及其控制方法、显示面板，至少实现了如下的有益效果：

本发明的移位寄存器工作时，首先通过将与重置模块连接的清零电位端和关闭电位端置高，清空第一节点和信号输出端内的静电。然后第一调节电位端或者第二调节电位端通过稳定模块开始向第二节点或者第三节点漏电，第二节点或者第三节点的电位逐渐升高，达到能够使低电平信号端的低电位传输至第一节点和信号输出端的程度，从而拉低第一节点和信号输出端的电位。接着，第一信号输入端的信号输入，第一控制电位端向第一节点充电，待第一节点的电位逐渐被充满后，第二节点和第三节点的电位被拉低。接着第一信号输入端停止输入信号，时钟信号端的信号开始输入，第一节点产生自举，信号输出端输出信号，自举的时候，第一节点处于悬空状态，此时时钟信号端的电位从低电位抬升到高电位，时钟信号端通过输出模块造成耦合，使第一节点的电位耦合上升。然后，时钟信号端停止输入信号，信号输出端停止输出信号。而第二信号输入端的信号输入，拉低第一节点的电位，第二节点和第三节点恢复原来电位并持续拉低第一节点的电位。后续第一信号输入端不再输入信号，第二节点和第三节点的电位不发生变化，第一节点的电位始终被拉低。本发明第一节点的下拉信号(第二节点和第三节点的信号)，由第一调节电位端或者第二调节电位端输入直流信号，再通过稳定模块和关闭模块分压后产生，因此是直流分压的方式，通过将第二节点和第三节点的电位生成方式从现有技术中的交流耦合改为直流分压，从而可以降低移位寄存器的功耗，避免了使用该移位寄存器的显示面板电量的浪费，有利于降低面板功耗。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。