像素驱动电路及显示面板的制作方法

本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。

背景技术：

oled(organiclightemittingdiode，有机发光器件)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在oled显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个晶体管与一个电容构成，俗称2t1c电路，但晶体管存在阈值电压漂移的问题，因此，oled像素驱动电路需要相应的补偿结构。目前，oled像素驱动电路的补偿结构实现阈值电压的补偿范围较小。

技术实现要素：

本申请实施例的目的在于提供一种像素驱动电路及显示面板，能够解决现有的像素驱动电路的补偿结构实现阈值电压的补偿范围较小的技术问题。

本申请实施例提供一种像素驱动电路，包括：驱动晶体管、第一晶体管、第二晶体管、第三晶体管、电容以及发光器件；

所述驱动晶体管的栅极电性连接于第一节点，所述驱动晶体管的源极电性连接于第一电源电压，所述驱动晶体管的漏极电性连接于第二节点；

所述第一晶体管的栅极电性连接于第一控制信号，所述第一晶体管的源极电性连接于数据信号，所述第一晶体管的漏极电性连接于所述第一节点；

所述第二晶体管的栅极电性连接于第二控制信号，所述第二晶体管的源极电性连接于第一参考信号，所述第二晶体管的漏极电性连接于所述第二节点；

所述第三晶体管的栅极电性连接于第三控制信号，所述第三晶体管的源极电性连接于第二参考信号，所述第三晶体管的漏极电性连接于所述第一节点；

所述电容的一端电性连接于所述第一节点，所述电容的另一端电性连接于所述第二节点；

所述发光器件的阳极电性连接于所述第二节点，所述发光器件的阴极电性连接于第二电源电压。

在本申请实施例所述的像素驱动电路中，所述第一控制信号、所述第二控制信号以及所述第三控制信号相组合先后对应于第一补偿阶段以及第二补偿阶段；

在所述第一补偿阶段，所述第三控制信号为低电位，所述像素驱动电路通过所述第一控制信号、所述第二控制信号、所述数据信号以及所述第一参考信号对所述驱动晶体管的阈值电压进行补偿；

在所述第二补偿阶段，所述第三控制信号为高电位，所述第一控制信号以及所述第二控制信号均为低电位，所述像素驱动电路通过所述第二参考信号使得所述驱动晶体管的阈值电压负漂。

在本申请实施例所述的像素驱动电路中，所述第一补偿阶段包括参考电位获取子阶段、阈值电压获取子阶段以及发光子阶段；所述数据信号包括第一参考电位以及数据电位，所述第一参考信号包括第二参考电位；

在所述参考电位获取子阶段，所述第一节点的电位为所述第一参考电位，所述第二节点的电位为所述第二参考电位；

在所述阈值电压获取子阶段，所述第一节点的电位为所述第一参考电位，所述第二节点的电位由所述第二参考电位逐渐变化至所述第一参考电位与所述驱动晶体管的阈值电压之间的差值；

在所述发光子阶段，所述第一节点的电位为所述数据电位，所述第二节点的电位为所述第一参考电位与所述驱动晶体管的阈值电压之间的差值。

在本申请实施例所述的像素驱动电路中，在所述参考电位获取子阶段，所述第一控制信号以及所述第二控制信号均为高电位，所述数据信号的电位为所述第一参考电位，所述第一参考信号的电位为所述第二参考电位。

在本申请实施例所述的像素驱动电路中，在所述阈值电压获取子阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述数据信号的电位为所述第一参考电位。

在本申请实施例所述的像素驱动电路中，在所述发光子阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述数据信号的电位为所述数据电位。

在本申请实施例所述的像素驱动电路中，在所述第二补偿阶段，所述第二参考信号的电位为低电位。

在本申请实施例所述的像素驱动电路中，所述驱动晶体管、所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

在本申请实施例所述的像素驱动电路中，所述发光器件为发光二极管。

本申请实施例还提供一种显示面板，包括以上所述的像素驱动电路。

本申请实施例提供的像素驱动电路及显示面板，采用4t1c结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低；且通过两个补偿阶段对驱动晶体管的阈值电压进行补偿，能够实现阈值电压的补偿范围较大，从而提升显示面板的亮度和寿命。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的像素驱动电路的结构示意图；

图2为本申请实施例提供的像素驱动电路的第一补偿阶段对应的时序图；

图3为本申请实施例提供的像素驱动电路的第二补偿阶段对应的时序图；

图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的参考电位获取子阶段的通路示意图；

图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压获取子阶段的通路示意图；

图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光子阶段的通路示意图；以及

图7为申请实施例提供的像素驱动电路在图3所示的驱动时序下的第二补偿阶段的通路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：驱动晶体管dt、第一晶体管t1、第二晶体管t2、第三晶体管t3、电容cst以及发光器件d。该发光器件d可以为有机发光二极管。也即，本申请实施例采用4t1c结构的像素驱动电路对每一像素中的驱动晶体管dt的阈值电压vth进行有效补偿，用了较少的元器件，结构简单稳定，节约了成本。

其中，驱动晶体管dt的栅极电性连接于第一节点q，驱动晶体管dt的源极电性连接于第一电源电压vdd，驱动晶体管dt的漏极电性连接于第二节点s。第一晶体管t1的栅极电性连接于第一控制信号g1，第一晶体管t1的源极电性连接于数据信号data，第一晶体管t1的漏极电性连接于第一节点q。第二晶体管t2的栅极电性连接于第二控制信号g2，第二晶体管t2的源极电性连接于第一参考信号m，第二晶体管t2的漏极电性连接于第二节点s。第三晶体管t3的栅极电性连接于第三控制信号g3，第三晶体管t3的源极电性连接于第二参考信号n，第三晶体管t3的漏极电性连接于第一节点q。电容cst的一端电性连接于第一节点q，电容cst的另一端电性连接于所述第二节点s。发光器件d的阳极电性连接于第二节点s，发光器件d的阴极电性连接于第二电源电压vss。

在一些实施例中，驱动晶体管dt、第一晶体管t1、第二晶体管t2以及第三晶体管t3均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。

请参阅图2，图3，图2为本申请实施例提供的像素驱动电路的第一补偿阶段tt1对应的时序图。图3为本申请实施例提供的像素驱动电路的第二补偿阶段tt2对应的时序图。如图2、图3所示，第一控制信号g1、第二控制信号g2以及第三控制信号g3相组合先后对应于第一补偿阶段tt1以及第二补偿阶段tt2。在第一补偿阶段tt1，第三控制信号g3为低电位，像素驱动电路通过第一控制信号g1、第二控制信号g2、数据信号data以及第一参考信号m对驱动晶体管dt的阈值电压vth进行补偿。在第二补偿阶段tt2，第三控制信号g3为高电位，第一控制信号g1以及第二控制信号g2均为低电位，像素驱动电路通过第二参考信号n使得驱动晶体管dt的阈值电压vth负漂。

也即，本申请实施例通过第一补偿阶段tt1获取到驱动晶体管dt的阈值电压vth，进而实现对该像素驱动电路的第一次补偿；随后，在第二补偿阶段tt2，该像素驱动电路通过第二参考信号n使得驱动晶体管dt的额阈值电压vth负漂，进而实现对该像素驱动电路的第二次补偿。

进一步的，第一补偿阶段tt1包括参考电位获取子阶段t1、阈值电压获取子阶段t2以及发光子阶段t3。数据信号data包括第一参考电位vini以及数据电位vdata，第一参考信号m包括第二参考电位vref。其中，在参考电位获取子阶段t1，第一节点q的电位为第一参考电位vini，第二节点s的电位为第二参考电位vref。在阈值电压获取子阶段t2，第一节点q的电位为第一参考电位vini，第二节点s的电位由第二参考电位vref逐渐变化至第一参考电位vini与驱动晶体管dt的阈值电压vth之间的差值。在发光子阶段t3，第一节点q的电位为数据电位vdata，第二节点s的电位为第一参考电位vini与驱动晶体管dt的阈值电压vth之间的差值。

在一些实施例中，在参考电位获取子阶段t1，第一控制信号g1以及第二控制信号g2均为高电位，数据信号data的电位为第一参考电位vini，第一参考信号m的电位为第二参考电位vref。

在一些实施例中，在阈值电压获取子阶段t2，第一控制信号g1为高电位，第二控制信号g2为低电位，数据信号data的电位为第一参考电位vini。

在一些实施例中，在发光子阶段t3，第一控制信号g1为高电位，第二控制信号g2为低电位，数据信号data的电位为数据电位vdata。

在一些实施例中，在第二补偿阶段tt2，第二参考信号n的电位为低电位。

请参阅图4，图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的参考电位获取子阶段t1的通路示意图。首先，结合图2、图4所示，在参考电位获取子阶段t1，第一控制信号g1为高电位，第二控制信号g2为高电位，第三控制信号g3为低电位。此时，第一晶体管t1以及第二晶体管t2打开，第三晶体管t3关闭。

具体的，由于第一控制信号g1为高电位，且此时，数据信号data的电位为第一参考电位vini，使得第一晶体管t1打开，第一参考电位vini经第一晶体管t1输出至第一节点q。由于第二控制信号g2为高电位，且此时，第一参考信号m的电位为第二参考电位vref，使得第二晶体管t2打开，第二参考电位vref经第二晶体管t2输出至第二节点s。也即，在参考电位获取子阶段t1，第一节点q以及第二节点s均被初始化。

接着，请参阅图5，图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压获取子阶段t2的通路示意图。结合图2、图5所示，在阈值电压获取子阶段t2，第一控制信号g1为高电位，第二控制信号g2为低电位，第三控制信号g3为低电位。此时，第一晶体管t1打开，第二晶体管t2以及第三晶体管t3关闭。

具体的，由于第一控制信号g1为高电位，且此时，数据信号data的电位为第一参考电位vini，使得第一晶体管t1打开，第一参考电位vini经第一晶体管t1输出至第一节点q。由于第二控制信号g2为低电位，使得第二晶体管t2关闭。与此同时，驱动晶体管dt此时打开，电容cst放电直至第二节点s的电位由第二参考电位vref变化至第一参考电位vini与驱动晶体管dt的阈值电压vth之间的差值时，驱动晶体管dt关闭，从而获取到驱动晶体管dt的阈值电压vth。

最后，请参阅图6，图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光子阶段t3的通路示意图。结合图2、图6所示，在发光子阶段t3，第一控制信号g1为高电位，第二控制信号g2为低电位，第三控制信号g3为低电位。此时，第一晶体管t1打开，第二晶体管t2以及第三晶体管t3关闭。

具体的，由于第一控制信号g1为高电位，且此时，数据信号data的电位为数据电位vdata，使得第一晶体管t1打开，数据电位vdata经第一晶体管t1输出至第一节点q。由于第二控制信号g2为低电位，使得第二晶体管t2关闭。与此同时，驱动晶体管dt此时由关闭转换至打开，此时，发光器件d发光。

进一步的，请参阅图7，图7为申请实施例提供的像素驱动电路在图3所示的驱动时序下的第二补偿阶段tt2的通路示意图。结合图2、图7所示，在第二补偿阶段tt2，第一控制信号g1为低电位，第二控制信号g2为低电位，第三控制信号g3为高电位。此时，第三晶体管t3打开，第一晶体管t1以及第二晶体管t2关闭。

具体的，由于第三控制信号g3为高电位，且此时，第二参考信号n的电位为低电位，使得第三晶体管t3打开，第二参考信号n的低电位经第三晶体管t3输出至第一节点q，进而使得驱动晶体管dt的阈值电压vth负偏。

本申请实施例还提供一种显示面板，其包括以上所述的像素驱动电路，具体可参照以上对该像素驱动电路的描述，在此不做赘述。

本申请实施例提供的像素驱动电路及显示面板，采用4t1c结构的像素驱动电路对每一像素中的驱动晶体管dt的阈值电压vth进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低；且通过两个补偿阶段对驱动晶体管dt的阈值电压vth进行补偿，能够实现阈值电压vth的补偿范围较大，从而提升显示面板的亮度和寿命。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。