像素驱动电路及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种像素驱动电路及显示面板。

背景技术：

目前的显示技术要求同时适用于高频和低频的情况，以使显示面板不仅具有高频带来的画质流畅的优点，还具有低频带来的低功耗的优点，因此，动态帧频技术应运而生，该技术可以实时调节显示面板的刷新频率，由此同时满足超低频和超高频的显示需求。对于低频的显示需求，由于低频状态每帧画面的holding时间延长为原先的数十倍，因此要求显示面板的画面保持能力强；对于高频的显示需求，由于每行像素的充电时间极短，因此需要显示面板的充电能力强，并且，如果用高刷新率显示静止或速度较低的物体影像，反而会造成显示面板逻辑功耗过高的问题。

传统的背板技术有a-si、ltps、igzo技术，与a-si(非晶硅)技术相比，ltps(低温多晶硅)和igzo(氧化铟镓锌)两种技术由于迁移率较高而被广泛应用。其中，由于ltps技术比igzo技术的迁移率更高、器件所占面积更小，因此充电能力更强，更适合于高频时的应用；而igzo技术比ltps技术的均匀性更好、漏电流较小，因此更加省电、画面保持(holding)能力更强，更适合于低频时的应用。可以理解的是，传统的背板技术由于技术的单一性，导致性能优点的单一性，无法满足动态帧频的需求。

参考图1，图1为现有的1t2c结构的像素驱动电路图，该电路包括驱动开关t10、存储电容cst、液晶电容clc，其中，驱动开关t10的栅极的输入为当前行栅线输出信号g(n)，漏极与存储电容cst和液晶电容clc的一端电性连接，源极与数据线电性连接。当前行栅线输出信号g(n)送入信号控制驱动开关t10的开关，当t10打开时数据线将液晶电容clc和存储电容cst充电到所需要的的电压后t10关闭，存储电容cst放电来维持液晶电容clc的电压保持到下一次更新。该1t2c电路工作时，由于驱动开关t10只能是单一类型的tft，而每种tft都有其优点和缺点，因此该1t2c电路不适用于动态帧频技术的需求，故需要设计新的像素驱动电路以适用于动态帧频技术。

技术实现要素：

为了解决传统的1t2c电路不适用于动态帧频技术的需求的问题，第一方面，本申请提供一种像素驱动电路，该电路包括：第一晶体管、第二晶体管、液晶电容和存储电容；所述第一晶体管和所述第二晶体管均分别包括源极、栅极和漏极，所述液晶电容和所述存储电容均分别包括第一端和第二端。

其中，所述第一晶体管的漏极分别电性连接所述液晶电容的第一端和所述存储电容的第一端，所述第二晶体管的漏极分别电性连接所述液晶电容的第二端和所述存储电容的第二端；所述第一晶体管的栅极接入常态信号，源极接入公共信号，且所述第二晶体管的栅极接入行扫描信号，源极接入数据信号；或者，所述第一晶体管的栅极接入行扫描信号，源极接入数据信号，且所述第二晶体管的栅极接入常态信号，源极接入公共信号。

在一些实施例中，所述第一晶体管为低温多晶硅薄膜晶体管，所述第二晶体管为氧化物半导体薄膜晶体管；

所述第一晶体管的栅极接入第一常态信号，源极接入公共信号，漏极分别电性连接所述液晶电容的第一端和所述存储电容的第一端，并且所述第二晶体管的栅极接入行扫描信号，源极接入数据信号，漏极分别电性连接所述液晶电容的第二端和所述存储电容的第二端。

在一些实施例中，所述第一晶体管的栅极连接行扫描信号，源极接入数据信号，漏极分别电性连接所述液晶电容的第一端和所述存储电容的第一端，并且所述第二晶体管的栅极接入第二常态信号，源极接入公共信号，漏极分别电性连接所述液晶电容的第二端和所述存储电容的第二端。

在一些实施例中，当所述像素驱动电路工作于低频状态时，所述第一晶体管关闭，所述第二晶体管打开；当所述像素驱动电路工作于高频状态时，所述第一晶体管打开，所述第二晶体管关闭。

在一些实施例中，若所述第一晶体管为n型薄膜晶体管，则所述第一常态信号为高电平信号；若所述第一晶体管为p型薄膜晶体管，则所述第一常态信号为低电平信号。

在一些实施例中，若所述第二晶体管为n型薄膜晶体管，则所述第二常态信号为高电平信号；若所述第二晶体管为p型薄膜晶体管，则所述第二常态信号为低电平信号。

在一些实施例中，所述行扫描信号由goa电路或栅极覆晶薄膜gateic生成。

在一些实施例中，所述数据信号由外部时钟控制芯片生成。

在一些实施例中，所述低频状态对应的刷新频率包括1～5hz的超低频，所述高频状态对应的刷新频率包括120～360hz的超高频。

第二方面，本申请还提供一种显示面板，包括如上所述的像素驱动电路。

本申请实施例提供一种像素驱动电路及显示面板，该像素驱动电路采用2t2c的电路结构，通过常态信号控制第一晶体管t1或第二晶体管t2保持常开，将其中栅极接入常态信号而常开的一个晶体管连接公共端，而将另一个晶体管接入行扫描信号和数据信号作为驱动开关，从而对液晶电容和存储电容进行充电，由此通过第一晶体管t1和第二晶体管t2使该像素驱动电路能在低频或高频交替工作，以满足不同的工作需求。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有的1t2c结构的像素驱动电路图；

图2是本申请实施例的2t2c结构的像素驱动电路；

图3是本申请实施例的2t2c结构的像素驱动电路在低频时的连接关系；

图4是本申请实施例的2t2c结构的像素驱动电路在高频时的连接关系。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例为区分晶体管处栅极之外的两极，将其中一极称为源极，另一极称为漏极。由于晶体管的源极和漏极是对称的，因此其源极和漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所有实施例采用的晶体管可以包括p型和/或n型晶体管两种，其中，p型晶体管在栅极为低电位时打开，在栅极为高电位时关闭；n型晶体管在栅极为高电位时打开，在栅极为低电位时关闭。

参考图2，图2是本申请实施例的2t2c结构的像素驱动电路，该像素驱动电路包括：第一晶体管t1、第二晶体管t2、液晶电容clc和存储电容cst；第一晶体管t1和第二晶体管t2均分别包括源极、栅极和漏极，液晶电容clc和存储电容cst均分别包括第一端d1和第二端d2。

其中，第一晶体管t1的漏极分别电性连接液晶电容clc的第一端d1和存储电容cst的第一端d1，第二晶体管t2的漏极分别电性连接液晶电容clc的第二端d2和存储电容cst的第二端d2。并且，第一晶体管t1的栅极接入常态信号gn(图中未示出，以下实施例以第一常态信号gn1或第二常态信号gn2表示)，源极接入公共信号com，且第二晶体管t2的栅极接入行扫描信号kn，源极接入数据信号data；或者，第一晶体管t1的栅极接入行扫描信号kn，源极接入数据信号data，且第二晶体管t2的栅极接入常态信号gn，源极接入公共信号com。

本申请实施例提供的像素驱动电路采用2t2c的电路结构，通过常态信号gn控制第一晶体管t1或第二晶体管t2保持常开，将其中栅极接入常态信号gn而常开的一个晶体管接入公共信号com，而将另一个晶体管接入行扫描信号kn和数据信号data作为驱动开关，从而对液晶电容clc和存储电容进cst行充电，由此通过第一晶体管t1和第二晶体管t2使该像素驱动电路能在低频或高频交替工作，以满足不同的工作需求。

可以理解的是，第一晶体管t1和第二晶体管t2可为不同类型的薄膜晶体管，为了满足动态帧频技术需要同时适用于低频和高频工作状态的需求，本申请实施例将第一晶体管t1采用低温多晶硅薄膜晶体管ltps，第二晶体管t2采用氧化物半导体薄膜晶体管igzo。

下面针对第一晶体管t1采用低温多晶硅薄膜晶体管，第二晶体管t2采用氧化物半导体薄膜晶体管，该像素驱动电路应用于低频工作状态或高频工作状态的具体流程进行详细说明。

参考图3，图3是本申请实施例的2t2c结构的像素驱动电路在低频时的连接关系，当该像素驱动电路处于低频工作状态时，第一晶体管t1的栅极接入第一常态信号gn1，源极接入公共信号com，漏极分别电性连接液晶电容clc的第一端d1和存储电容cst的第一端d1，并且第二晶体管t2的栅极接入行扫描信号，源极接入数据信号，漏极分别电性连接液晶电容clc的第二端d2和存储电容cst的第二端d2。

当该像素驱动电路工作于低频状态时，第一晶体管t1常开。可以理解的是，若第一晶体管t1为n型薄膜晶体管，则第一常态信号gn1为高电平信号；若第一晶体管t1为p型薄膜晶体管，则第一常态信号gn1为低电平信号。此处以第一晶体管t1为n型薄膜晶体管为例。

此时，第二晶体管t2为驱动开关负责数据信号的写入，第一晶体管t1为常开开关负责保持d1点的公共端准位，即将第二晶体管t2的栅极接入行扫描信号，源极接入数据信号，第一晶体管t1的栅极接入第一常态信号gn1，源极接入公共信号com。

此种驱动方式下，像素驱动电路通过第二晶体管t2漏电向存储电容cst和液晶电容clc充电写入数据，且由于第二晶体管t2采用氧化物半导体薄膜晶体管igzo，其漏电流ioff较小，较好地解决了低频时画面保持能力不足的问题。

参考图4，图4是本申请实施例的2t2c结构的像素驱动电路在高频时的连接关系，当该像素驱动电路处于高频工作状态时，第一晶体管t1的栅极连接行扫描信号kn，源极接入数据信号data，漏极分别电性连接液晶电容clc的第一端d1和存储电容cst的第一端d1，并且第二晶体管t2的栅极接入第二常态信号gn2，源极接入公共信号com，漏极分别电性连接液晶电容clc的第二端d2和存储电容cst的第二端d2。

当该像素驱动电路工作于高频状态时，第二晶体管t2常开。同样可以理解的是，若第二晶体管t2为n型薄膜晶体管，则第二常态信号gn2为高电平信号；若第二晶体管t2为p型薄膜晶体管，则第二常态信号gn2为低电平信号。此处也以第二晶体管t2为n型薄膜晶体管为例。

此时，第一晶体管t1为驱动开关负责数据信号data的写入，第二晶体管t2为常开开关负责保持d2点的公共端准位，即将第一晶体管t1的栅极接入行扫描信号kn，源极接入数据信号data，此时将第二晶体管t2的栅极接入第二常态信号gn2，源极接入公共信号com。

此种驱动方式下，像素驱动电路通过第一晶体管t1漏电向存储电容cst和液晶电容clc充电写入数据，而第一晶体管t1采用低温多晶硅薄膜晶体管ltps，其迁移率较高、充电能力较强，较好地解决了高频时充电能力不足的问题。

该像素驱动电路采用2t2c的电路结构，能分别针对低频状态和高频状态自行切换电路内部第一晶体管t1、第二晶体管t2与外部扫描线、数据线之间的连接关系，以使得能在低频状态时利用第二晶体管t2即氧化物半导体薄膜晶体管igzo写入数据，而在高频状态时利用第一晶体管t1即低温多晶硅薄膜晶体管ltps写入数据，从而能在低频状态时利用氧化物半导体薄膜晶体管igzo漏电流低、漏电流loff较小，因此更加省电、画面保持能力更强的优点，避免低温多晶硅薄膜晶体管ltps漏电流ioff太高画面保持能力差的缺点，而在高频状态时利用低温多晶硅薄膜晶体管ltps迁移率更高、充电能力更强的优点，避免氧化物半导体薄膜晶体管igzo迁移率较低、充电能力较弱的缺点。

本申请实施例能在低频状态和高频状态之间交替工作，高频状态时利用低温多晶硅薄膜晶体管ltps迁移率较高的特点做驱动开关，低频状态时利用氧化物半导体薄膜晶体管igzo低漏电流ioff小的特点做驱动开关，由此解决高频充电不足，低频漏电严重的问题，以满足动态帧频技术的要求。

可以理解的是，行扫描信号由goa电路或栅极覆晶薄膜gateic生成；数据信号由外部时钟控制芯片生成。

需要说明的是，低频状态对应的刷新频率包括1～5hz的超低频，高频状态对应的刷新频率包括120～360hz的超高频，以满足动态帧频技术的要求。

本申请实施例还提供一种显示面板，该显示面板包括如上所述的像素驱动电路，该显示面板具有与前述实施例提供的像素驱动电路相同的结构和有益效果。由于前述实施例已经对该像素驱动电路的结构和有益效果进行了详细的描述，此处不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。