像素电路及驱动方法、显示面板与流程

本申请涉及显示技术领域，尤其涉及像素技术领域，具体涉及一种像素电路及驱动方法、显示面板。

背景技术：

随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型显示装置的要求也越来越高，尤其是智能手机领域，超高频驱动显示，低功耗驱动显示，以及低频驱动显示中至少一种或者其组合均是当前和未来的发展方向。

传统像素电路中大多采用一数据信号对应写入一像素电路，使得传输数据信号的数据线数量较多，其在显示面板内占据着较大的布局空间；而且数据信号的写入受限于扫描信号的控制，使得像素电路向超高频驱动显示的发展受到阻碍。

技术实现要素：

本申请提供一种像素电路及驱动方法、显示面板，解决了像素电路不易实现超高频驱动显示的问题。

第一方面，本申请提供一种像素电路，其特征在于，包括第一子像素电路、第二子像素电路以及写入电路；写入电路与第一子像素电路和第二子像素电路连接，用于根据第一解复用信号独立控制数据信号耦合至第一子像素电路，且根据第二解复用信号独立控制数据信号耦合至第二子像素电路。

基于第一方面，在第一方面的第一种实施方式中，第一子像素电路的输入信号与第二子像素电路的输入信号相同；其中，输入信号包括第一电源信号、第二电源信号、发光控制信号、扫描信号以及初始电压信号中的至少一种。

基于第一方面，在第一方面的第二种实施方式中，写入电路包括第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管与第一子像素电路耦接，用于根据第一解复用信号控制数据信号耦合至第一子像素电路；第二薄膜晶体管与第二子像素电路耦接，用于根据第二解复用信号控制数据信号耦合至第二子像素电路；其中，第一解复用信号异于第二解复用信号。

基于第一方面，在第一方面的第三种实施方式中，第一子像素电路或第二子像素电路包括驱动单元和补偿单元；驱动单元串接于第一电源信号与第二电源信号构成的发光回路，用于控制流经发光回路的电流；补偿单元与驱动单元耦接，用于根据第二扫描信号调节驱动单元的控制端电位至驱动单元的输出端电位，以降低或者消除驱动单元的漏电流。

基于第一方面的第三种实施方式，在第一方面的第四种实施方式中，第一子像素电路或第二子像素电路还包括初始化单元；初始化单元与驱动单元连接，用于根据第一扫描信号控制初始电压信号耦接至驱动单元。

基于第一方面的第四种实施方式，在第一方面的第五种实施方式中，第一子像素电路或第二子像素电路还包括存储单元；存储单元与驱动单元、初始化单元以及第一电源信号耦接，用于调节驱动单元的控制端电位。

基于第一方面的第五种实施方式，在第一方面的第六种实施方式中，第一子像素电路或第二子像素电路还包括发光单元和发光控制单元；发光单元串接于发光回路；发光控制单元串接于发光回路，用于根据发光控制信号通断控制发光单元发光。

基于第一方面的第六种实施方式，在第一方面的第七种实施方式中，第一子像素电路或第二子像素电路还包括复位单元；复位单元与初始电压信号和发光单元的阳极连接，用于根据第三扫描信号控制初始电压信号耦接至发光单元的阳极，以复位阳极的电位。

第二方面，本申请提供一种像素电路，其包括第一子像素电路和写入电路；写入电路与第一子像素电路连接，用于根据第一解复用信号独立控制数据信号耦合至第一子像素电路。

基于第二方面，在第二方面的第一种实施方式中，第一子像素电路包括驱动晶体管和补偿晶体管；驱动晶体管的源极与写入电路的输出端连接；补偿晶体管的输入端与驱动晶体管的栅极连接，补偿晶体管的输出端与驱动晶体管的漏极连接，补偿晶体管的控制端与第二扫描信号连接，用于根据第二扫描信号调节驱动晶体管的栅极与漏极的电位差，以降低或者消除驱动晶体管的漏电流。

基于第二方面的第一种实施方式，在第二方面的第二种实施方式中，驱动晶体管为多晶硅薄膜晶体管；补偿晶体管为氧化物薄膜晶体管。

基于第二方面的第二种实施方式，在第二方面的第三种实施方式中，第一子像素电路还包括初始化晶体管；初始化晶体管的输入端与初始电压信号连接；初始化晶体管的控制端与第一扫描信号连接；初始化晶体管的输出端与驱动晶体管的栅极连接。

基于第二方面的第三种实施方式，在第二方面的第四种实施方式中，第一子像素电路还包括存储电容；存储电容的第一端与第一电源信号连接；存储电容的第二端与驱动晶体管的栅极连接。

基于第二方面的第四种实施方式，在第二方面的第五种实施方式中，第一子像素电路还包括第一发光控制晶体管、第二发光控制晶体管以及发光器件；第一发光控制晶体管的输入端与第一电源信号连接；第一发光控制晶体管的输出端与驱动晶体管的源极连接；第二发光控制晶体管的输入端与驱动晶体管的漏极连接；发光控制信号与第一发光控制晶体管的控制端和第二发光控制晶体管的控制端连接；发光器件的阳极与第二发光控制晶体管的输出端连接；发光器件的阴极与第二电源信号连接。

基于第二方面的第五种实施方式，在第二方面的第六种实施方式中，第一子像素电路还包括复位晶体管；复位晶体管的输入端与初始电压信号连接；复位晶体管的控制端与第三扫描信号连接；复位晶体管的输出端与第二发光控制晶体管的输出端连接。

基于第二方面的第三种实施方式，在第二方面的第七种实施方式中，初始化晶体管为氧化物薄膜晶体管。

第三方面，本申请提供一种像素电路的驱动方法，其中，像素电路设置有第一子像素电路、第二子像素电路以及写入电路；驱动方法包括提供一第一解复用信号、一第二解复用信号、一数据信号以及对应的输入信号；其中，输入信号包括第一电源信号、第二电源信号、发光控制信号、第一扫描信号、第二扫描信号、第三扫描信号以及初始电压信号中的至少一种；写入电路根据第一解复用信号独立控制数据信号耦接至第一子像素电路；写入电路根据第二解复用信号独立控制数据信号耦接至第二子像素电路；第一子像素电路根据输入信号驱动第一发光单元，以进行第一显示；以及第二子像素电路根据输入信号驱动第二发光单元，以进行第二显示；其中，第三扫描信号的频率不大于第一解复用信号与第二解复用信号的频率之和。

基于第三方面，在第三方面的第一种实施方式中，解复用信号包括第一解复用信号和第二解复用信号；写入电路包括第一写入电路和第二写入电路；第一写入电路根据第一解复用信号控制数据信号耦接至第一子像素电路；第二写入电路根据第二解复用信号控制数据信号耦接至第二子像素电路。

基于第三方面的第一种实施方式，在第三方面的第二种实施方式中，第一解复用信号的频率与第二解复用信号的频率相同。

第四方面，本申请提供一种显示面板，其包括上述任一实施方式的像素电路和解复用电路；解复用电路与像素电路连接，用于提供对应的解复用信号至像素电路。

本申请提供的像素电路及驱动方法、显示面板，通过解复用信号独立控制数据信号写入至对应的子像素电路，避免了受限于扫描信号的控制，有利于实现超高频驱动显示；第一子像素电路和第二子像素电路共用同一数据信号，可以减少数据线的使用数量，进而降低了其占用空间；驱动晶体管采用多晶硅薄膜晶体管且补偿晶体管采用氧化物薄膜晶体管，可以降低或者消除驱动晶体管的漏电流。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的像素电路的结构示意图。

图2为本申请实施例提供的像素电路的电路原理图之一。

图3为本申请实施例提供的像素电路的电路原理图之二。

图4为本申请实施例提供的驱动方法的流程示意图。

图5为图2中所示的像素电路的时序示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，本实施例提供了一种像素电路，其包括第一子像素电路100、第二子像素电路200以及写入电路300；写入电路300与第一子像素电路100和第二子像素电路200连接，用于根据第一解复用信号demux1控制数据信号da耦合至第一子像素电路100，且根据第二解复用信号demux2控制数据信号da耦合至第二子像素电路200。

需要进行说明的是，第一子像素电路100可以但不限于与第二子像素电路200采用相同的电路结构。本实施例的像素电路通过对应的解复用信号独立控制数据信号da写入至对应的子像素电路，避免了受限于扫描信号的控制，有利于实现超高频驱动显示。第一子像素电路100和第二子像素电路200共用同一数据信号da，可以减少数据线的使用数量，进而降低了其占用空间。

传统像素电路中数据信号da的写入受限于扫描信号的控制，而扫描信号至少需要经过时序控制器、goa电路或者栅极驱动器的一系列调制后被生成，其频率的改变受制于多方面因素，因此，在使用扫描信号控制数据信号da的写入时，使得像素电路向超高频驱动显示的发展受到阻碍。而本发明采用对应独立的解复用信号去控制数据信号da的写入，对应的解复用信号作为方波信号，其频率无需经过复杂的调制即可获得，可以减少其设计难度，也改变了本行业一直以来的技术偏见，能够使得数据信号da的写入更加高效自由，为超高频驱动显示的实现开创了新思路。

如图2或者图3所示，在其中一个实施例中，第一子像素电路100的输入信号与第二子像素电路200的输入信号相同。其中，输入信号可以但不限于包括第一电源信号elvdd、第二电源信号elvss、发光控制信号em、扫描信号以及初始电压信号vint。其中，第一电源信号elvdd的电位大于第二电源信号elvss的电位。扫描信号包括第一扫描信号s1、第二扫描信号s2以及第三扫描信号s3；其中，第一子像素电路100、第二子像素电路200位于第n个子像素行时，第一扫描信号s1可以但不限于为第n-1级扫描信号，第二扫描信号s2可以但不限于为一个第n级扫描信号，第三扫描信号s3可以但不限于为另一个第n级扫描信号。其中，n可以为不小于1的整数，当n等于1时，第n-1级扫描信号被初始信号替换。基于此，在本实例提供的像素电路中，第一子像素电路100和第二子像素电路200可以共用多个输入信号，能够减少传输这些输入信号的信号线的使用数量，可以进一步降低信号线的占用空间。

在其中一个实施例中，写入电路300包括第一薄膜晶体管tmux1；第一薄膜晶体管tmux1的输入端与数据信号da连接；第一薄膜晶体管tmux1的控制端与对应的解复用信号连接；第一薄膜晶体管tmux1的输出端耦接至第一子像素电路100和第二子像素电路200。

需要进行说明的是，本公开中晶体管的输入端可以但不限于为对应晶体管的源极，还可以是对应晶体管的漏极；晶体管的输出端可以但不限于为对应晶体管的源极，还可以是对应晶体管的漏极；晶体管的控制端为对应晶体管的栅极。

在其中一个实施例中，写入电路300包括第一薄膜晶体管tmux1和第二薄膜晶体管tmux2；第一薄膜晶体管tmux1与第一子像素电路100耦接，用于根据对应的解复用信号控制数据信号da耦合至第一子像素电路100；第二薄膜晶体管tmux2与第二子像素电路200耦接，用于根据对应的解复用信号控制数据信号da耦合至第二子像素电路200。

在其中一个实施例中，写入电路300包括第一薄膜晶体管tmux1和第二薄膜晶体管tmux2；第一薄膜晶体管tmux1与第一子像素电路100耦接，用于根据第一解复用信号demux1控制数据信号da耦合至第一子像素电路100；和第二薄膜晶体管tmux2，与第二子像素电路200耦接，用于根据第二解复用信号demux2控制数据信号da耦合至第二子像素电路200；其中，第一解复用信号demux1异于第二解复用信号demux2。

需要进行说明的是，如图2所示，第一薄膜晶体管tmux1、第二薄膜晶体管tmux2均为n沟道型薄膜晶体管。如图3所示，第一薄膜晶体管tmux1、第二薄膜晶体管tmux2均为p沟道型薄膜晶体管。

可以理解的是，在其中一个实施例中，第一薄膜晶体管tmux1可以为n沟道型薄膜晶体管，第二薄膜晶体管tmux2均为p沟道型薄膜晶体管。或者，第一薄膜晶体管tmux1可以为p沟道型薄膜晶体管，第二薄膜晶体管tmux2均为n沟道型薄膜晶体管。

在其中一个实施例中，第一子像素电路100或第二子像素电路200包括发光单元70、驱动单元10、发光控制单元60以及初始化单元30；发光单元70串接于第一电源信号elvdd与第二电源信号elvss构成的发光回路；驱动单元10串接于发光回路，用于控制流经发光回路的电流；发光控制单元60串接于发光回路，用于根据发光控制信号em通断控制发光单元70进行发光；初始化单元30与驱动单元10连接，用于根据第一扫描信号s1控制初始电压信号vint耦接至驱动单元10。

其中，驱动单元10可以包括驱动晶体管t1-1。其中，驱动晶体管t1-1可以但不限于为多晶硅薄膜晶体管或者低温多晶硅薄膜晶体管，还可以是氧化物薄膜晶体管或者金属氧化物薄膜晶体管。进一步地，驱动晶体管t1-1可以为p沟道型薄膜晶体管。

发光控制单元60可以包括第一发光控制晶体管t5-1和第二发光控制晶体管t6-1；第一发光控制晶体管t5-1的输入端与第一电源信号elvdd连接；第一发光控制晶体管t5-1的输出端与驱动晶体管t1-1的源极连接；第二发光控制晶体管t6-1的输入端与驱动晶体管t1-1的漏极连接；发光控制信号em与第一发光控制晶体管t5-1的控制端和第二发光控制晶体管t6-1的控制端连接。其中，第一发光控制晶体管t5-1和第二发光控制晶体管t6-1可以为p沟道型薄膜晶体管和/或低温多晶硅薄膜晶体管。

发光单元70可以包括发光器件d1-1；发光器件d1-1的阳极与第二发光控制晶体管t6-1的输出端连接；发光器件d1-1的阴极与第二电源信号elvss连接。

需要进行说明的是，发光器件d1-1可以但不限于为oled型发光器件等自发光型发光器件，还可以为mini-led或者micro-led型发光器件。

初始化单元30可以包括初始化晶体管t4-1；初始化晶体管t4-1的输入端与初始电压信号vint连接；初始化晶体管t4-1的控制端与第一扫描信号s1连接；初始化晶体管t4-1的输出端与驱动晶体管t1-1的栅极连接。其中，初始化晶体管t4-1可以但不限于为氧化物薄膜晶体管或者金属氧化物薄膜晶体管，还可以是多晶硅薄膜晶体管或者低温多晶硅薄膜晶体管。其中，初始化晶体管t4-1还可以为n沟道型薄膜晶体管。

在其中一个实施例中，第一子像素电路100或第二子像素电路200还包括存储单元50；存储单元50与驱动单元10、初始化单元30以及第一电源信号elvdd耦接，用于调节驱动单元10的控制端电位。

其中，存储单元50可以包括存储电容c1-1；存储电容c1-1的第一端与第一电源信号elvdd连接；存储电容c1-1的第二端与驱动晶体管t1-1的栅极连接。

在其中一个实施例中，第一子像素电路100或第二子像素电路200还包括补偿单元20；补偿单元20与驱动单元10耦接，用于根据第二扫描信号s2调节驱动单元10的控制端电位至驱动单元10的输出端电位，以降低或者消除驱动单元10的漏电流。

补偿单元20可以包括补偿晶体管t3-1。其中，补偿晶体管t3-1可以但不限于为氧化物薄膜晶体管或者金属氧化物薄膜晶体管，还可以是多晶硅薄膜晶体管或者低温多晶硅薄膜晶体管。补偿晶体管t3-1还可以为n沟道型薄膜晶体管。

在其中一个实施例中，第一子像素电路100或第二子像素电路200还包括复位单元40；复位单元40与初始电压信号vint和发光单元70的阳极连接，用于根据第三扫描信号s3控制初始电压信号vint耦接至发光单元70的阳极，以复位阳极的电位。

复位单元40可以包括复位晶体管t7-1；复位晶体管t7-1的输入端与初始电压信号vint连接；复位晶体管t7-1的控制端与第三扫描信号s3连接；复位晶体管t7-1的输出端与第二发光控制晶体管t6-1的输出端连接。其中，复位晶体管t7-1可以但不限于为低温多晶硅薄膜晶体管，还可以为p沟道型薄膜晶体管。

在其中一个实施例中，像素电路包括第一子像素电路100和写入电路300，写入电路300与第一子像素电路100连接，用于根据对应的解复用信号控制数据信号da耦合至第一子像素电路100；其中，第一子像素电路100包括驱动晶体管t1-1和补偿晶体管t3-1；驱动晶体管t1-1的源极与写入电路300的输出端连接；补偿晶体管t3-1的输入端与驱动晶体管t1-1的栅极连接，补偿晶体管t3-1的输出端与驱动晶体管t1-1的漏极连接，补偿晶体管t3-1的控制端与第二扫描信号s2连接，用于根据第二扫描信号s2调节驱动晶体管t1-1的栅极与漏极的电位差，以降低或者消除驱动晶体管t1-1的漏电流。

补偿晶体管t3-1串联在驱动晶体管t1-1的栅极和漏极之间。在阈值补偿阶段，补偿晶体管t3-1导通，对写入数据信号da后的驱动晶体管t1-1的阈值电压进行补偿。在发光阶段，补偿晶体管t3-1截止。由于补偿晶体管t3-1串联在驱动晶体管t1-1的栅极和漏极之间，因此，可以调节驱动晶体管t1-1的栅极电位，降低或者消除驱动晶体管t1-1的漏电流。

其中，当补偿晶体管t3-1氧化物薄膜晶体管或者金属氧化物薄膜晶体管时，由于其具备的磁滞特性，可以进一步地降低或者消除驱动晶体管t1-1的漏电流。

可以理解的是，本实施例提供的像素电路通过对应的解复用信号独立控制数据信号da写入至对应的子像素电路，避免了受限于扫描信号的控制，有利于实现超高频驱动显示。驱动晶体管t1-1采用多晶硅薄膜晶体管且补偿晶体管t3-1采用氧化物薄膜晶体管，可以进一步地降低或者消除驱动晶体管t1-1的漏电流。

在其中一个实施例中，本公开提供一种像素电路的驱动方法，其中，像素电路设置有第一子像素电路100、第二子像素电路200以及写入电路300；如图4所示的驱动方法包括：步骤s10：提供一第一解复用信号demux1、一第二解复用信号demux2、一数据信号da以及对应的输入信号，其中，输入信号包括第一电源信号elvdd、第二电源信号elvss、发光控制信号em、第一扫描信号s1、第二扫描信号s2、第三扫描信号s3以及初始电压信号vint中的至少一种；步骤s20：写入电路300根据第一解复用信号demux1控制数据信号da耦接至第一子像素电路100；步骤s30：写入电路根据第二解复用信号demux2控制数据信号da耦接至第二子像素电路200；步骤s40：第一子像素电路100根据输入信号驱动第一发光单元，以进行第一显示；以及步骤s50：第二子像素电路200根据输入信号驱动第二发光单元71，以进行第二显示；其中，第三扫描信号s3的频率不大于第一解复用信号demux1与第二解复用信号demux2的频率之和。

其中，第一发光单元可以为发光单元70。

在其中一个实施例中，解复用信号可以包括第一解复用信号demux1和第二解复用信号demux2；写入电路300包括第一写入电路80和第二写入电路81；第一写入电路80根据第一解复用信号demux1控制数据信号da耦接至第一子像素电路100；第二写入电路81根据第二解复用信号demux2控制数据信号da耦接至第二子像素电路200。

其中，第一写入电路80可以包括第一薄膜晶体管tmux1；第二写入电路81可以包括第二薄膜晶体管tmux2。

在其中一个实施例中，第一解复用信号demux1的频率与第二解复用信号demux2的频率相同；第一解复用信号demux1的相位与第二解复用信号demux2的相位相同或者相异。

其中，第一解复用信号demux1的频率或第二解复用信号demux2的频率高于第一扫描信号s1的频率；第一解复用信号demux1的频率或第二解复用信号demux2的频率高于第二扫描信号s2的频率。

在其中一个实施例中，第一解复用信号demux1、第二解复用信号demux2也可以同时工作，这样的话，可以延长第一子像素电路100和第二子像素电路200中数据信号da的充电时间，改善对应子像素充电不足的现象。

在其中一个实施例中，第二子像素电路200可以包括与发光单元70、驱动单元10、发光控制单元60、初始化单元30、存储单元50、补偿单元20以及复位单元40功能作用相同且依次对应的第二发光单元71、第二驱动单元11、第二发光控制单元61、第二初始化单元31、第二存储单元51、第二补偿单元21以及第二复位单元41。

第二子像素电路200还可以包括与发光器件d1-1、驱动晶体管t1-1、第一发光控制晶体管t5-1、第二发光控制晶体管t6-1、初始化晶体管t4-1、存储电容c1-1、补偿晶体管t3-1以及复位晶体管t7-1依次相同的第二发光器件d1-2、第二驱动晶体管t1-2、第三发光控制晶体管t5-2、第四发光控制晶体管t6-2、第二初始化晶体管t4-2、第二存储电容c1-2、第二补偿晶体管t3-2以及第二复位晶体管t7-2。

在其中一个实施例中，本公开提供了一种显示面板，其包括上述任一实施例中的像素电路。

需要进行说明的是，本实施例的显示面板还包括至少一个解复用电路；解复用电路与写入电路连接，用于提供像素电路对应所需的解复用信号。

可以理解的是，由于本实施例的显示面板至少具有上述任一实施例中的像素电路，因此，本实施例的显示面板至少具有对应像素电路中的功能或者作用。

如图5所示，其给出了关键信号的时序示意图，这些关键信号包括第一扫描信号s1、第二扫描信号s2、第三扫描信号s3、第一解复用信号demux1、第二解复用信号demux2以及发光控制信号em。

其中，以第一子像素电路100为例，在第一阶段中，发光控制信号em处于高电平期间，发光控制单元60中的第一发光控制晶体管t5-1、第二发光控制晶体管t6-1处于关闭状态；第一扫描信号s1为高电平，初始电压信号vint将传输至驱动晶体管t1-1的栅极；然后，第一扫描信号s1转为低电平，第二扫描信号s2、第三扫描信号s3处于工作周期，补偿晶体管t3-1和复位晶体管t7-1被打开，在此期间，第一解复用信号demux1、第二解复用信号demux2依次处于工作周期，即第一解复用信号demux1、第二解复用信号demux2可以但不限于为分时工作，数据信号da将被依次写入对应的子像素电路中。在第二阶段，发光控制信号em处于低电平期间，发光控制单元60中的第一发光控制晶体管t5-1、第二发光控制晶体管t6-1处于打开状态。

需要进行说明的是，第一解复用信号demux1、第二解复用信号demux2分时工作时，第一解复用信号demux1或第二解复用信号demux2的频率不小于第三扫描信号的频率的2倍。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的像素电路和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。