像素驱动电路及其驱动方法、显示装置与流程

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示装置。

背景技术：

有机发光二极管(organiclight-emittingdiode，简称oled)显示装置具有自发光、广视角、对比度高、响应速度快、耗电低、超轻薄等特点，受到了广泛应用。

oled显示装置包括多个亚像素，每个亚像素包括用于驱动oled发光器件发光的像素驱动电路，像素驱动电路包括多个薄膜晶体管。现有的oled显示装置的像素驱动电路中，薄膜晶体管多采用ltps(英文全称为：lowtemperaturepolysilicon，中文名称为：低温多晶硅)类型的薄膜晶体管，但是由于ltps薄膜晶体管的漏电流较高(10^-12a)，会导致在发光阶段驱动晶体管的栅极电压降低，从而导致屏幕发光亮度降低。为了使发光器件维持设定的亮度，就需要较高的驱动频率，造成用于驱动显示装置显示画面的驱动芯片功耗增大。

技术实现要素：

本公开提供一种像素驱动电路及其驱动方法、显示装置，以解决现有像素驱动电路中因ltps薄膜晶体管漏电流高，引起驱动芯片功耗增加的问题。

为了实现的上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种像素驱动电路，包括漏电抑制子电路、输入子电路、驱动子电路和储能子电路。其中，所述漏电抑制子电路与漏电控制信号端、基准信号端和第一节点耦接；所述漏电抑制子电路被配置为，响应于在所述漏电控制信号端处接收的漏电控制信号的工作电平而打开，将在所述基准信号端处接收的基准信号传输至所述第一节点，以对所述第一节点的电压进行重置。

所述输入子电路与栅扫描信号端、数据信号端和第二节点耦接；所述输入子电路被配置为，响应于在所述栅扫描信号端处接收的栅扫描信号，将在所述数据信号端处接收的数据信号传输至所述第二节点。

所述驱动子电路与所述第一节点、所述第二节点和所述储能子电路耦接；所述驱动子电路被配置为，根据传输至所述第二节点的数据电压，生成补偿信号，并将所述补偿信号传输至所述储能子电路。

所述储能子电路还与所述栅扫描信号端和所述第一节点耦接；所述储能子电路被配置为，在所述栅扫描信号的控制下，存储来自所述驱动子电路的补偿信号；以及，根据所存储的补偿信号，控制所述驱动子电路打开。

所述漏电抑制子电路还被配置为，在所述储能子电路根据所存储的补偿信号控制所述驱动子电路打开的情况下，在所述漏电控制信号的非工作电平的控制下关闭，以抑制所述第一节点漏电。

本公开实施例所提供的像素驱动电路中，在储能子电路根据所存储的补偿信号控制驱动子电路打开的情况下，即在发光阶段，漏电抑制子电路可以在漏电控制信号端的非工作电平的控制下关闭。由于控制驱动子电路打开或关闭的第一节点与漏电抑制子电路和储能子电路耦接，第一节点的电压的漏电通道仅有漏电抑制子电路和储能子电路，而第一节点的电压通过储能子电路漏电的程度很小，因此漏电抑制子电路为驱动子电路最主要的漏电通道，从而在发光阶段控制漏电抑制子电路关闭可以有效抑制第一节点的漏电，使得第一节点的电压可以长时间维持在令驱动子电路打开的电压。这样就延长了发光器件的发光时间，进而在显示装置显示静态画面时无需采用高驱动频率就可以维持所需要的亮度，节省了驱动芯片的功耗。

在一些实施例中，所述漏电抑制子电路包括第一晶体管；所述第一晶体管的控制极与所述漏电信号控制端耦接，所述第一晶体管的第一极与所述基准信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。

在一些实施例中，所述第一晶体管为氧化物薄膜晶体管。

在一些实施例中，所述储能子电路包括第二晶体管和存储电容器；所述第二晶体管的控制极与所述栅扫描信号端耦接，所述第二晶体管的第一极与所述驱动子电路耦接，所述第二晶体管的第二极与所述存储电容器的第一端耦接；所述存储电容器的第二端与所述第一节点耦接。

在一些实施例中，所述输入子电路包括第三晶体管；所述第三晶体管的控制极与所述栅扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；所述驱动子电路包括驱动晶体管；所述驱动晶体管的控制极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与所述储能子电路耦接。

在一些实施例中，所述像素电路还包括第一发光控制子电路、第二发光控制子电路和初始化子电路。

所述第一发光控制子电路与发光控制信号端、第一电压端和所述第二节点耦接；所述第一发光控制子电路被配置为，响应于在所述发光控制信号端处接收的发光控制信号，将在所述第一电压端处接收的第一电压信号传输至所述第二节点。

所述第二发光控制子电路与所述发光控制信号端、所述驱动子电路和发光器件耦接；所述第二发光控制子电路被配置为，响应于所述发光控制信号，将传输至所述第二节点且经过所述驱动子电路的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。

所述初始化子电路与第一复位信号端、第二复位信号端、初始化信号端、所述储能子电路和所述发光器件耦接；所述初始化子电路被配置为，响应于在所述第一复位信号端处接收的第一复位信号，将在所述初始化信号端处接收的初始化信号传输至所述储能子电路，以对所述储能子电路进行初始化；以及，响应于在所述第二复位信号端处接收的第二复位信号，将在所述初始化信号传输至所述发光器件，以对所述发光器件进行初始化。

在一些实施例中，所述第一发光控制子电路包括第四晶体管；所述第四晶体管的控制极与所述发光控制信号端耦接，所述第四晶体管的第一极与所述第一电压端耦接，所述第四晶体管的第二极与所述第二节点耦接。所述第二发光控制子电路包括第五晶体管；所述第五晶体管的控制极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述驱动子电路耦接，所述第五晶体管的第二极与所述发光器件耦接。所述初始化子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述第一复位信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述储能子电路耦接；所述第七晶体管的控制极与所述第二复位信号端耦接，所述第七晶体管的第一极与所述初始化信号端耦接，所述第七晶体管的第二极与所述发光器件耦接。

在一些实施例中，所述第二复位信号端与所述栅扫描信号端为相同的信号端。

在一些实施例中，所述像素驱动电路还包括：第一发光控制子电路、第二发光控制子电路和初始化子电路。

所述漏电抑制子电路包括第一晶体管；所述第一晶体管的控制极与所述漏电信号控制端耦接，所述第一晶体管的第一极与所述基准信号端耦接，所述第一晶体管的第二极与所述第一节点耦接。

所述输入子电路包括第三晶体管；所述第三晶体管的控制极与所述栅扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接。

所述驱动子电路包括驱动晶体管；所述驱动晶体管的控制极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与第三节点耦接。

所述储能子电路包括第二晶体管和存储电容器；所述第二晶体管的控制极与所述栅扫描信号端耦接，所述第二晶体管的第一极与所述第三节点耦接，所述第二晶体管的第二极与所述存储电容器的第一端耦接；所述存储电容器的第二端与所述第一节点耦接。

所述第一发光控制子电路包括第四晶体管；所述第四晶体管的控制极与发光控制信号端耦接，所述第四晶体管的第一极与第一电压端耦接，所述第四晶体管的第二极与所述第二节点耦接。

所述第二发光控制子电路包括第五晶体管；所述第五晶体管的控制极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述第三节点耦接，所述第五晶体管的第二极与发光器件耦接。

所述初始化子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与第一复位信号端耦接，所述第六晶体管的第一极与初始化信号端耦接，所述第六晶体管的第二极与所述存储电容器的第一端耦接；所述第七晶体管的控制极与第二复位信号端耦接，所述第七晶体管的第一极与所述初始化信号端耦接，所述第七晶体管的第二极与所述发光器件耦接。

在一些实施例中，所述第一晶体管的导通/关断类型与所述第二晶体、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述驱动晶体管的导通/关断类型相反。

另一方面，提供一种像素驱动方法，应用于如上述任一实施例中的像素驱动电路，所述驱动方法包括：一个帧周期包括：重置阶段、信号写入与补偿阶段和发光阶段。

在所述重置阶段，在漏电控制信号端提供的具有工作电平的漏电控制信号的控制下，漏电抑制子电路打开，将基准信号端提供的基准信号传输至第一节点。

在所述信号写入与补偿阶段，在栅扫描信号端提供的栅扫描信号的控制下，输入子电路将数据信号端提供的数据信号传输至第二节点；在所述第一节点的电压的控制下，驱动子电路根据所述数据信号生成补偿信号，并将所述补偿信号传输至储能子电路；所述储能子电路在所述栅扫描信号的控制下，存储所述补偿信号。

在所述发光阶段，所述储能子电路根据所述补偿信号，控制所述驱动子电路打开；所述漏电抑制子电路在具有非工作电平的漏电控制信号的控制下关闭，抑制所述第一节点漏电。

本公开实施例所提供的像素驱动方法所能实现的有益效果，与第一方面所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

在一些实施例中，所述像素驱动电路还包括：初始化子电路、第一发光控制子电路和第二发光控制子电路；其中，所述第一发光控制子电路与发光控制信号端、第一电压端和所述第二节点耦接；所述第二发光控制子电路与所述发光控制信号端、所述驱动子电路和发光器件耦接；所述初始化子电路与第一复位信号端、第二复位信号端、初始化信号端、所述储能子电路和所述发光器件耦接。

所述驱动方法还包括：一个所述帧周期还包括初始化阶段，所述初始化阶段在所述重置阶段与所述信号写入与补偿阶段之间。

在所述初始化阶段，在所述第一复位信号端提供的第一复位信号的控制下，所述初始化子电路将所述初始化信号端提供的的初始化信号传输至所述储能子电路，以对所述储能子电路进行初始化。

在所述信号写入与补偿阶段，在所述第二复位信号端提供的第二复位信号的控制下，所述初始化子电路将所述初始化信号传输至所述发光器件，以对所述发光器件进行初始化。

在所述发光阶段，在所述发光控制信号端提供的发光控制信号的控制下，所述第一发光控制子电路、所述第二发光控制子电路与所述驱动子电路配合，将所述第一电压端提供的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。

在一些实施例中，所述驱动子电路包括驱动晶体管；在所述重置阶段，所述基准信号端提供的基准信号的电压值与所述第一电压信号的电压值之差的绝对值，大于所述驱动晶体管的阈值电压的绝对值。

再一方面，提供一种显示装置，包括如上一些实施例所述的像素驱动电路。

本公开实施例所提供的显示装置所能实现的有益效果，与第一方面所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为本公开一些实施例提供的一种显示装置的俯视图；

图2为本公开一些实施例提供的一种显示装置的驱动架构图；

图3为本公开一些实施例提供的一种像素驱动电路的结构图；

图4为本公开一些实施例提供的另一种像素驱动电路的结构图；

图5为本公开一些实施例提供的一种像素驱动电路的时序图；

图6～图9为本公开一些实施例提供的像素驱动电路在一个帧周期的各个阶段的驱动过程的电路图；

图10为本公开一些实施例提供的一种显示装置的剖面图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(oneembodiment)”、“一些实施例(someembodiments)”、“示例性实施例(exemplaryembodiments)”、“示例(example)”、“特定示例(specificexample)”或“一些示例(someexamples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicativelycoupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

本公开的一些实施例提供一种显示装置。该显示装置例如可以是手机、平板电脑、个人数字助理(personaldigitalassistant，简称pda)、车载电脑、可穿戴显示设备等。本公开实施例对上述显示装置的具体形式不做特殊限制。

如图1和图2所示，上述显示装置2包括显示区aa，也可称为有效显示区(activearea，简称aa区)，和位于显示区aa至少一侧的周边区。

其中，显示区aa内设置有多个亚像素p。为了方便说明，本公开中以上述多个亚像素p呈矩阵形式排列为例进行说明。此时，沿水平方向x排列成一排的亚像素p称为一行亚像素p，沿竖直方向y排列成一列的亚像素p称为一列亚像素p。一行亚像素p可以与一条栅扫描信号线gl(gateline)耦接，一列亚像素p可以与一条数据信号线dl(dataline)耦接。

以显示装置2为主动发光显示装置(例如oled显示装置)为例，每个亚像素p包括像素驱动电路100和发光器件d，像素驱动电路100与发光器件d耦接，像素驱动电路100与一条栅扫描信号线gl和一条数据信号线dl耦接。像素驱动电路100在栅扫描信号线gl所传输的栅扫描信号的控制下，将数据信号线dl所传输的数据信号传输给发光器件d，从而驱动发光器件d发光。

在相关技术中，像素驱动电路多采用ltps薄膜晶体管，但由于ltps薄膜晶体管的漏电流较高，会使得在发光阶段像素驱动电路的驱动晶体管的栅极电压不断降低，这样会造成驱动晶体管在发光阶段打开的时间缩短，从而发光器件d的发光亮度。而为了使发光器件d达到所需要的亮度，无论是显示动态画面还是显示静态画面时，均需要提高刷新频率，然而这又会引起显示装置的驱动芯片的功耗增加。

基于此，本公开的一些实施例提供一种像素驱动电路100，如图3所示，上述像素驱动电路100包括漏电抑制子电路10、输入子电路20、驱动子电路30和储能子电路40。

上述像素驱动电路100的驱动过程包括多个帧周期，每个帧周期包括重置阶段、初始化阶段、信号写入与补偿阶段和发光阶段。

漏电抑制子电路10与漏电控制信号端con、基准信号端ref和第一节点n1耦接。漏电抑制子电路10被配置为，在重置阶段，响应于在漏电控制信号端con处接收的漏电控制信号vcon的工作电平而打开，将在基准信号端ref处接收的基准信号vref传输至第一节点n1，以对第一节点n1的电压进行重置，以避免上一帧信号残留对本帧画面产生影响。

输入子电路20与栅扫描信号端gate、数据信号端date和第二节点n2耦接。输入子电路20被配置为，在信号写入与补偿阶段，响应于在栅扫描信号端gate处接收的栅扫描信号vgate，将在数据信号端date处接收的数据信号vdate传输至第二节点n2。

驱动子电路30与第一节点n1、第二节点n2和储能子电路40耦接。驱动子电路30被配置为，在信号写入与补偿阶段，根据来自第二节点n2的数据电压vdate，生成补偿信号，并将补偿信号传输至储能子电路40。

储能子电路40还与栅扫描信号端gate和第一节点n1耦接，储能子电路40被配置为，在信号写入与补偿阶段，在栅扫描信号vgate的控制下，存储来自驱动子电路30的补偿信号；以及，在发光阶段，根据所存储的补偿信号，控制驱动子电路30打开。

漏电抑制子电路10还被配置为，在发光阶段，在储能子电路40根据所存储的补偿信号控制驱动子电路30打开的情况下，在漏电控制信号vcon的非工作电平的控制下关闭，以抑制第一节点n1漏电。

需要说明的是，本公开实施例中的漏电控制信号vcon的“工作电平”指的是能够使得其包括的被操作晶体管被导通的电平，相应地，“非工作电平”指的是不能使得其包括的被操作晶体管被导通(即，该晶体管被截止)的电平。根据像素驱动电路结构中的晶体管的类型(n型或p型)等因素，工作电平可以比非工作电平高或者低。通常，像素驱动电路在工作期间使用方波脉冲信号，工作电平对应于该方波脉冲信号的方波脉冲部分的电平，而非工作电平则对应于非方波脉冲部分的电平。

例如，若漏电抑制子电路10所包括的被操作晶体管(可参照图4中的第一晶体管t1)为n型晶体管，则漏电控制信号vcon的“工作电平”为高电平，“非工作电平”为低电平。若漏电抑制子电路10所包括的被操作晶体管为p型晶体管，则漏电控制信号vcon的“工作电平”为低电平，“非工作电平”为高电平。

显示装置2中设置有，用于传输漏电控制信号vcon的漏电控制信号线，用于传输基准信号vref的基准信号线；基于此，像素驱动电路100中的漏电控制信号端con与漏电控制信号线耦接，以接收漏电控制信号vcon，基准信号端ref与基准信号线耦接，以接收基准信号vref。

显示装置2中设置有，用于传输栅扫描信号vgate的栅扫描信号线gl，和用于传输数据信号vdata的数据信号线dl。基于此，像素驱动电路100中的栅扫描信号端gate与栅扫描信号线gl耦接，以接收栅扫描信号vgate；数据信号端data与数据信号线dl耦接，以接收数据信号vdata。

本公开实施例所提供的像素驱动电路100中，在发光阶段，漏电抑制子电路10在漏电控制信号端con的非工作电平的控制下关闭。由于控制驱动子电路30打开或关闭的第一节点n1与漏电抑制子电路10和储能子电路40耦接，第一节点n1的电压的漏电通道仅有漏电抑制子电路10和储能子电路40，而第一节点n1的电压通过储能子电路40漏电的程度很小，因此漏电抑制子电路10为驱动子电路20最主要的漏电通道，从而在发光阶段控制漏电抑制子电路10关闭可以有效抑制第一节点n1的漏电，使得第一节点n1的电压可以长时间维持在令驱动子电路20打开的电压。这样就延长了发光器件d的发光时间，进而在显示装置显示静态画面时无需采用高驱动频率就可以维持所需要的亮度，节省了驱动芯片的功耗。

在一些实施例中，为了避免上一图像帧中，残留于储能子电路40的信号对本图像帧的写入至储能子电路40的信号产生影响，如图3所示，上述像素电路还包括初始化子电路70。

初始化子电路70与第一复位信号端reset1、第二复位信号端reset2、初始化信号端init、储能子电路40和发光器件d耦接。

初始化子电路70被配置为，在初始化阶段，响应于在第一复位信号端reset1处接收的第一复位信号vreset1，将在初始化信号端init处接收的初始化信号vinit传输至储能子电路40，以对储能子电路40进行初始化；以及，在信号写入与补偿阶段，响应于在第二复位信号端reset2处接收的第二复位信号vreset2，将初始化信号vinit传输至发光器件d，以对发光器件d进行初始化。

需要说明的是，显示装置2中设置有，用于传输第一复位信号vreset1的第一复位信号线，用于传输第二复位信号vreset2的第二复位信号线，和用于传输初始化信号vinit的初始化信号线。基于此，像素驱动电路100中的第一复位信号端reset1与第一复位信号线耦接，以接收第一复位信号vreset1；第二复位信号端reset2与第二复位信号线耦接，以接收第二复位信号vreset2；初始化信号端init与初始化信号线耦接，以接收初始化信号vinit。

在一些实施例中，第二复位信号端reset2可以耦接单独的第二复位信号线，或者，可以与栅扫描信号线gl耦接，此时，栅扫描信号线gl相当于被复用为第二复位信号线，其所传输的栅扫描信号vgate被复用为第二复位信号vreset2。

在一些实施例中，上述像素驱动电路还包括：第一发光控制子电路50和第二发光控制子电路60。

第一发光控制子电路50与发光控制信号端em、第一电压端vdd和第二节点n2耦接；第一发光控制子电路50被配置为，在发光阶段，响应于在发光控制信号端em处接收的发光控制信号vem，将在第一电压端vdd处接收的第一电压信号vdd传输至第二节点n2。

第二发光控制子电路60与发光控制信号端em、驱动子电路30和发光器件d耦接；第二发光控制子电路60被配置为，在发光阶段，响应于发光控制信号vem，将传输至第二节点n2且经过驱动子电路30的第一电压信号vdd传输至发光器件d，以驱动发光器件d发光。

需要说明的是，“第一电压端vdd”被配置为传输直流电平信号。第一电压端vdd可以与显示装置2中用于传输第一电压信号vdd的vdd线耦接，以接收第一电压信号vdd。第一电压信号vdd可以为直流高电平信号或直流低电平信号。在第二发光控制子电路60与发光器件d的阳极耦接的情况下，第一电压信号vdd可以为直流高电平信号，即“第一电压端vdd”被配置为传输直流高电平信号。

“第二电压端vss”被配置为传输直流电平信号。第二电压端vss可以与显示装置2中用于传输第二电压信号vss的vss线耦接，以接收第二电压信号vss。第二电压信号vss可以为直流低电平信号或直流高电平信号。在第二电压信号端vss与发光器件d的阴极耦接的情况下，第二电压信号vss可以为直流低电平信号，即“第二电压端vss”被配置为传输直流低电平信号。在此情况下，例如，第二电压端vss可以接地。

显示装置2中设置有，用于传输发光控制信号vem的发光控制信号线el，基于此，发光控制信号端em与发光控制信号线el耦接，以接收发光控制信号vem。

以下，对上述各个子电路的具体结构进行介绍。

在一些实施例中，如图4所示，漏电抑制子电路10包括第一晶体管t1；第一晶体管t1的控制极与漏电信号控制端con耦接，第一晶体管t1的第一极与基准信号端ref耦接，第一晶体管t1的第二极与第一节点n2耦接。

示例性的，第一晶体管t1为氧化物薄膜晶体管，由于氧化物薄膜晶体管具有漏电流低的性质，且用于控制驱动晶体管td打开或关闭的第一节点n1的主要漏电通道为第一晶体管t1，因此在发光阶段使第一晶体管t1关闭，可有效阻断第一节点n1的漏电通道，从而驱动晶体管td的开启时间延长，发光器件d的发光时间延长，进而在需要显示静态画面时可以采用较低频率对显示装置进行驱动，降低了驱动芯片的功耗。例如，在显示静态画面时，本公开实施例中驱动芯片的驱动频率可为1hz，而全部采用ltps薄膜晶体管的像素驱动电路的驱动频率需要60hz，可见本公开的方案能够使得显示静态画面时的驱动频率得以降低。

在一些实施例中，储能子电路40包括第二晶体管t2和存储电容cst；第二晶体管t2的控制极与栅扫描信号端gate耦接，第二晶体管t2的第一极与驱动子电路30耦接，第二晶体管t2的第二极与存储电容器cst的第一端a耦接；存储电容器cst的第二端b与第一节点n1耦接。

由于存储电容器cst的第一端a与第二晶体管t2耦接，而不是第二端b与第二晶体管t2耦接，因此，第一节点n1的漏电路径主要集中在第一节点n1至第一晶体管t1的路径上，这样能够更好地利用氧化物晶体管(即第一晶体管t1)实现防止漏电的效果。

在一些实施例中，输入子电路20包括第三晶体管t3；第三晶体管t3的控制极与栅扫描信号端gate耦接，第三晶体管t3的第一极与数据信号端date耦接，第三晶体管t3的第二极与第二节点n2耦接。

在一些实施例中，驱动子电路30包括驱动晶体管td，驱动晶体管td的控制极与第一节点n1耦接，驱动晶体管td的第一极与第二节点n2连接，驱动晶体管td的第二极与第三节点n3耦接。

在一些实施例中，第一发光控制子电路50包括第四晶体管t4，第四晶体管t4的控制极与发光控制信号端em耦接，第四晶体管t4的第一极与第一电压端vdd耦接，第四晶体管t4的第二极与第二节点n2耦接。

在一些实施例中，第二发光控制子电路60包括第五晶体管t5，第五晶体管t5的控制极与发光控制信号端em耦接，第五晶体管t5的第一极与第三节点n3耦接，第五晶体管t5的第二极与发光器件d耦接。

在一些实施例中，初始化子电路70包括第六晶体管t6和第七晶体管t7。第六晶体管t6的控制极与第一复位信号端reset1耦接，第六晶体管t6的第一极与初始化信号端init耦接，第六晶体管t6的第二极与储能子电路40耦接。第七晶体管t7的控制极与第二复位信号端reset2耦接，第七晶体管t7的第一极与初始化信号端init耦接，第七晶体管t7的第二极与发光器件d耦接。

示例性的，第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td类型可以是ltps薄膜晶体管，ltps薄膜晶体管的载流子迁移率较高，可保证像素驱动电路100具有较好的驱动性能。

请再次参见图4，下面介绍一种像素驱动电路100的具体结构，该像素驱动电路100采用8t1c结构，其中，“t”表示薄膜晶体管，“c”表示电容器，“8t1c”即像素驱动电路100包括8个薄膜晶体管和1个电容器。

其中，像素驱动电路100包括漏电抑制子电路10、输入子电路20、驱动子电路30、信号写入于补偿子电路40、第一发光控制子电路50、第二发光控制子电路60以及初始化子电路70。

漏电抑制子电路10包括第一晶体管t1；第一晶体管t1的控制极与漏电信号控制端con耦接，第一晶体管t1的第一极与基准信号端ref耦接，第一晶体管t1的第二极与第一节点n2耦接。

储能子电路40包括第二晶体管t2和存储电筒cst；第二晶体管t2的控制极与栅扫描信号端gate耦接，第二晶体管t2的第一极与驱动子电路30耦接，第二晶体管t2的第二极与存储电容器cst的第一端a耦接；存储电容器cst的第二端b与第一节点n1耦接。

输入子电路20包括第三晶体管t3；第三晶体管t3的控制极与栅扫描信号端gate耦接，第三晶体管t3的第一极与数据信号端date耦接，第三晶体管t3的第二极与第二节点n2耦接。

驱动子电路30包括驱动晶体管td，驱动晶体管td的控制极与第一节点n1耦接，驱动晶体管td的第一极与第二节点n2连接，驱动晶体管td的第二极与第三节点n3耦接。

第一发光控制子电路50包括第四晶体管t4，第四晶体管t4的控制极与发光控制信号端em耦接，第四晶体管t4的第一极与第一电压端vdd耦接，第四晶体管t4的第二极与第二节点n2耦接。

第二发光控制子电路60包括第五晶体管t5，第五晶体管t5的控制极与发光控制信号端em耦接，第五晶体管t5的第一极与第三节点n3耦接，第五晶体管t5的第二极与发光器件d耦接。

初始化子电路70包括第六晶体管t6和第七晶体管t7。第六晶体管t6的控制极与第一复位信号端reset1耦接，第六晶体管t6的第一极与初始化信号端init耦接，第六晶体管t6的第二极与储能子电路40耦接。第七晶体管t7的控制极与第二复位信号端reset2耦接，第七晶体管t7的第一极与初始化信号端init耦接，第七晶体管t7的第二极与发光器件d耦接。

基于上述具体的电路结构，示例性的，第一晶体管t1的导通/关断类型与第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td的导通/关断类型相反。例如，第一晶体管t1为n型晶体管，第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td为p型晶体管。或者，第一晶体管t1为p型晶体管，第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td为n型晶体管。

示例性的，第一晶体管t1为氧化物薄膜晶体管，这样可以进一步提高第一晶体管t1防止第一节点n1的漏电的效果；并且第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td为ltps薄膜晶体管，这样可以保证像素驱动电路100具有较高的载流子迁移率，从而保证其具有较高的驱动效率。

在上述实施例的基础上，在第一晶体管t1为n型的氧化物晶体管，第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和驱动晶体管td为p型的ltps薄膜晶体管。

示例性的，在第一晶体管t1为氧化物薄膜晶体管，其余晶体管为ltps薄膜晶体管的情况下，第一晶体管t1可以为顶栅型、底栅型或者双栅型的设计。其中，“顶栅型”是指，由像素驱动电路100所在的衬底基板向远离该衬底基板的方向，薄膜晶体管包括依次设置于衬底基板上的有源层、栅极绝缘层、栅极、层间介质层、以及源极和漏极(源极和漏极同层设置)；“底栅型”是指，由像素驱动电路100所在的衬底基板向远离该衬底基板的方向，薄膜晶体管包括依次设置于衬底基板上的栅极、栅极绝缘层、有源层、以及源极和漏极(源极和漏极同层设置)；双栅型”是指，由像素驱动电路100所在的衬底基板向远离该衬底基板的方向，薄膜晶体管包括依次设置于衬底基板上的第一栅极、第一绝缘层、有源层、源极和漏极(源极和漏极同层设置)、第二绝缘层、以及第二栅极。

在第一晶体管t1采用双栅型设计的情况下，第二栅极既能够与有源层形成存储电容，作为晶体管的第二个栅极，提高晶体管的性能，又能够遮挡有源层，避免有源层受光照产生光生载流子。

此外，在第一晶体管t1为氧化物薄膜晶体管，其余晶体管为ltps薄膜晶体管的情况下，在衬底基板上制备像素驱动电路100时，可以先制备ltps薄膜晶体管，在制备氧化物薄膜晶体管。

需要说明的是，本公开的实施例提供的像素驱动电路100中所采用的各晶体管可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。

在一些实施例中，像素驱动电路100所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为p型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为n型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

在本公开的实施例中，漏电抑制子电路10、输入子电路20、驱动子电路30、信号写入于补偿子电路40、第一发光控制子电路50、第二发光控制子电路60以及初始化子电路70的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

本公开一些实施例还提供了一种像素驱动电路的驱动方法，应用于如上述实施例所述的像素驱动电路100，如图5所示，该驱动方法包括：一个帧周期t包括：重置阶段t1、信号写入与补偿阶段t3和发光阶段t4。

在重置阶段t1，在漏电控制信号端con提供的具有工作电平的漏电控制信号vcon的控制下，漏电抑制子电路10打开，将基准信号端ref提供的基准信号vref传输至第一节点n1，以避免上一帧信号残留对本帧画面产生影响。

在信号写入与补偿阶段t2，在栅扫描信号端gate提供的栅扫描信号vgate的控制下，输入子电路20将数据信号端date提供的数据信号vdate传输至第二节点n2。在第一节点n1的电压的控制下，驱动子电路30根据数据信号vdate生成补偿信号，并将补偿信号传输至储能子电路40；储能子电路40在栅扫描信号gate的控制下，写入补偿信号。

在发光阶段t3，储能子电路40根据补偿信号，使第一节点n1的电压维持在驱动子电路30打开的电压；驱动子电路30在第一节点n1的电压的作用下打开；并且，漏电抑制子电路10在具有非工作电平的漏电控制信号vcon的控制下关闭，抑制第一节点n1漏电。

在一些实施例中，一个所述帧周期还包括初始化阶段t2，初始化阶段t2在重置阶段t1与信号写入与补偿阶段t3之间。

在初始化阶段t2，在第一复位信号端reset1提供的第一复位信号vreset1的控制下，初始化子电路70将初始化信号端init提供的初始化信号vinit传输至储能子电路40，以对储能子电路40进行初始化。

在信号写入与补偿阶段t2，在第二复位信号端reset2提供的第二复位信号vreset2的控制下，初始化子电路70将初始化信号vinit传输至发光器件d，以对发光器件d进行初始化。

在发光阶段t4，在发光控制信号端em提供的发光控制信号vem的控制下，第一发光控制子电路50、第二发光控制子电路60与驱动子电路配合30，将第一电压端vdd提供的第一电压信号vdd传输至发光器件d，以驱动发光器件d发光。

以下以图4所示出的8t1c的像素驱动电路100为例，结合图5所示的时序图，该像素驱动电路100的驱动过程进行详细的说明。

在上述像素驱动电路100中，以第一晶体管t1为n型晶体管，其余晶体管为p型晶体管为例进行说明。

在下面的描述中，“0”表示低电平，“1”表示高电平；第一电压信号端vdd所传输的第一电压信号vdd为直流高电平信号，第二电压信号端vss所传输的第二电压信号vss为直流低电平信号，初始化信号端init所传输的初始电压信号vinit为低电平信号。

像素驱动电路100的驱动过程包括多个帧周期t，一个帧周期t包括：重置阶段t1、初始化阶段t2、信号写入与补偿阶段t3和发光阶段t4。

在一图像帧的重置阶段t1：vem＝1，vreset1＝1，vreset2＝1，vgate＝1，vcon＝1。

如图6所示，漏电控制信号端con输入高电平，第一晶体管t1导通。基准信号端ref输出的基准信号vref传输至第一节点n1，对第一节点n1的电压进行重置，避免上一图像帧残留于存储电容器cst的信号，对本图像帧显示画面的影响。

此时，驱动晶体管td的栅极电压vg＝vref，源极电压vs＝vdd，驱动晶体管td的栅源电压差vgs＝vref-vdd。为了使信号写入与补偿阶段的信号能够写入第一节点n1(即写入驱动晶体管td)，在此阶段需要使驱动晶体管td打开，因此要使vgs＜vth，即要使vref-vdd＜vth；也就是说，基准信号的电压值vref需要满足的条件是：vref-vdd＜vth。其中，vth为驱动晶体管td的阈值电压。

在上述阶段，第一复位信号端reset1输入高电平，第六晶体管t6关闭；第二复位端reset2输入高电平，第七晶体管t7关闭；栅扫描信号端gate输入高电平，第二晶体管t2和第三晶体管t3关闭；发光控制信号端em输入高电平，第四晶体管t4和第五晶体管t5关闭。

在一图像帧的初始化阶段t2：vem＝1，vreset1＝0，vreset2＝1，vgate＝1，vcon＝0。

如图7所示，第一复位信号端reset1输入低电平，第六晶体管t6导通。初始化信号端init输出的初始化信号vinit传输至存储电容器cst的第一端a，由于存储电容器cst的电容耦合作用，驱动晶体管td的栅极电压(即第一节点n1的电压，也即存储电容器cst的第二端b的电压)vg＝vinit。并且此时，驱动晶体管td的源极电压vs＝vdd，驱动晶体管td的栅源电压vgs＝vinit-vdd＜vth，驱动晶体管td打开，为后续信号写入与补偿阶段中补偿信号的写入做准备。

在上述阶段，漏电控制信号端con输入低电平，第一晶体管t1关闭；第二复位端reset2输入高电平，第七晶体管t7关闭；栅扫描信号端gate输入高电平，第二晶体管t2和第三晶体管t3关闭；发光控制信号端em输入高电平，第四晶体管t4和第五晶体管t5关闭。

在一图像帧的信号写入与补偿阶段t3：vem＝1，vreset1＝1，vreset2＝0，vgate＝0，vcon＝0。

如图8所示，栅扫描信号端gate输入低电平，第二晶体管t2和第三晶体管t3打开。

在信号写入与补偿阶段的初始时刻，第三晶体管t3仍然保持打开。

数据信号端data所提供的数据信号vdata传输至第二节点n2，由于初始化阶段结束时，驱动晶体管t2是处于开启状态的，数据信号vdata经过驱动晶体管td传输至第三节点，第三节点的电压变为vdata+vth，即数据信号vdata经驱动晶体管td变为补偿信号vdata+vth；补偿信号vdata+vth经第二晶体管t2传输至存储电容器cst的第一端a；由于存储电容器cst的耦合作用，输入至第一节点n1，直到第一节点n1的电压变为vdata+vth。

第一节点n1的电压从上一阶段的vinit变为vdata+vth是一个逐渐提升的过程，在此过程中驱动晶体管td一直打开，直至第一节点n1的电压变为vdata+vth，此时，驱动晶体管td的栅源电压vgs＝vdata+vth-vdata＝vth，驱动晶体管td关闭，即补偿信号写入完成，同时也实现了阈值电压vth的补偿。

第二复位信号端reset2输入低电平，第七晶体管t7打开，初始化信号端init输出的初始化信号vinit传输至发光器件d的阳极，对发光器件d进行初始化，防止发光器件d中残留的电流影响本帧图像的显示。

此外，由于发光扫描信号端em所提供的发光扫描信号vem为高电平，第五晶体管t4和第六晶体管t5关闭，因此，第一电压信号端vdd与第二电压信号端vss之间的电流通路处于断开的状态，没有电流流入发光器件d，该发光器件d不发光。

在一图像帧的发光阶段t4，vem＝0，vreset1＝1，vreset2＝1，vgate＝1，vcon＝0。

如图9所示，发光控制信号em输入低电平，第四晶体管t4和第五晶体管t5打开。

驱动晶体管td源极电压vs由vdata变为vdd，此时驱动晶体管td的栅源电压vgs＝vdata+vth-vdd＜vth，驱动晶体管td打开。

第一电压端vdd输出的第一电压信号vdd经第四晶体管t4、驱动晶体管td、第五晶体管t5传输至发光器件d，发光器件d发光。

此时，驱动晶体管td的漏电通道仅有第一晶体管t1和存储电容器cst，而存储电容器cst的漏电的程度很小，因此第一晶体管t1为最主要的漏电通道，从而第一晶体管t1关闭可以有效抑制驱动晶体管td的漏电，使得驱动晶体管td的开启时间延长。这样就延长了发光器件的发光时间，进而在显示静态画面时无需采用高驱动频率就可以维持所需要的亮度，节省了驱动芯片的功耗。

更进一步的，第一晶体管t1为氧化物薄膜晶体管，由于氧化物薄膜晶体管具有漏电流很低的性质，因此可以更好地抑制驱动晶体管td漏电，使得驱动晶体管td的开启时间进一步延长。

如图10所示，本公开的一些实施例还提供一种显示装置2，包括阵列基板1和发光器件d。

其中，阵列基板1包括衬底基板101以及设置于衬底基板101一侧的像素驱动电路，像素驱动电路为如上述实施例中的像素驱动电路。每个像素驱动电路包括多个薄膜晶体管，例如，所述多个薄膜晶体管包括第一晶体管t1～第七晶体管t7以及驱动晶体管td，图10中仅示出了其中一个晶体管：第五晶体管t5。

如图10所示，第五晶体管t5可以包括依次层叠设置于衬底基板101上的有源层103、栅绝缘层104、栅极105、层间绝缘层106、源极107和漏极108。其中，源极107与漏极108可以材料相同且同层设置。有源层103包括沟道部分103a、源极部分103b和漏极部分103c，源极107与漏极108分别通过过孔与有源层103的源极部分103b和漏极部分103c耦接。

阵列基板1还包括设置于衬底基板101与像素驱动电路之间的缓冲层102，缓冲层102能够起到保护衬底基板101的作用。

在一些实施例中，显示装置2还包括设置于阵列基板1远离衬底基板101一侧的钝化层201和平坦层202。其中，钝化层201和平坦层202中设置有用于暴露第五晶体管t5的源极107或漏极108的过孔，以便于发光器件d中的阳极d1通过该过孔与第五晶体管t5的源极107或漏极108耦接。图10中示出了该过孔暴露第五晶体管t5的漏极108的情形。

其中，钝化层201的材料可以为无机材料，平坦层202的材料可以为有机材料。

如图10所示，发光器件d包括阳极d1、设置于阳极d1远离衬底基板101一侧的发光层d2、以及设置于发光层d2远离衬底基板101一侧的阴极d3。

其中，发光器件d的阳极d1通过过孔钝化层201和平坦层202中开设的过孔与像素驱动电路耦接，从而可以利用像素驱动电路向发光器件d的阳极传输数据信号vdata，发光器件d的阴极d3用于接收第二电压信号vss。这样，发光器件d的阳极d1和阴极d3之间形成电场，从而可以驱动位于发光层d2发光。

需要说明的是，多个发光器件d的阴极d3可以相互连通，形成整面覆盖的面状电极结构，即阴极d3为整层的结构。图10仅示出了作为一个发光器件d的阴极d3的部分。

在一些实施例中，显示装置2还包括设置于平坦层202远离衬底基板101一侧的像素界定层203，像素界定层203具有多个开口，一个发光器件d对应一个开口。

需要说明的是，在一些实施例中，发光器件d可以是顶发射型(向远离阵列基板1的方向发光)、也可以是底发射型(向靠近阵列基板1的方向发光)，还可以是双面发光型(既向远离阵列基板1的方向发光，又向靠近阵列基板1的方向发光)。

例如，在发光器件d是顶发射型发光器件的情况下，靠近阵列基板1的阳极d1不透明，远离阵列基板1的阴极d3透明或半透明；在发光器件d是底发射型发光器件的情况下，靠近阵列基板1的阳极d1透明或半透明，远离阵列基板1的阴极d3不透明；在发光器件d是双面发光型发光器件的情况下，靠近阵列基板1的阳极d1和远离阵列基板1的阴极d3均透明或者半透明。

在一些实施例中，显示装置2还包括封装结构204。示例性地，封装结构204可以为封装薄膜，也可以为封装基板。在封装结构204为封装薄膜的情况下，封装结构204可为由至少三层薄膜依次层叠形成的叠层结构，该层叠结构中最靠近衬底基板101的薄膜和最远离衬底基板101的薄膜可均为无机薄膜，相邻两层无机薄膜之间的薄膜可为有机薄膜。

在一些实施例中，显示装置2还可包括系统主板、外壳等部件。

显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(pda)、手持式或便携式计算机、gps接收器/导航器、相机、mp4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。