显示装置、显示驱动电路及显示驱动方法与流程

本发明与显示装置有关，尤其是关于一种可应用于面板内栅极驱动器(gatedriverinpanel,gip)架构的显示装置、显示驱动电路及显示驱动方法。

背景技术：

传统上，在面板内栅极驱动器(gip)架构下，为了让栅极驱动器(gatedriver)能在正确的时间产生栅极脉冲(gatepulse)信号，通常会传送每个影像帧的起始信号stv及时脉信号ckv等脉冲信号至栅极驱动器，由以使栅极驱动器能得知开启及切换栅极线(gateline)的时间。

在需要于正确数据(validdata)之前预先开始输出正确的stv与ckv脉冲信号的情况(例如假脉冲dummypulse或交错式栅极驱动器interlacedgatedriver)下，于数据致能(dataenable,de)模式中，垂直空白区间(verticalblanking)vbk位于每两个影像帧之间。

虽然每次的垂直空白区间vbk的条数可被侦测到，但若直接使用此数值，则很可能会因为水平空白区间(horizontalblanking)hbk或垂直空白区间vbk的变动而输出错误的起始信号stv及时脉信号ckv，因而导致显示画面的异常，故亟待进一步加以解决。

技术实现要素：

有鉴于此，本发明提出一种显示装置、显示驱动电路及显示驱动方法，以有效解决现有技术所遭遇到的上述问题。

根据本发明的一具体实施例为一种显示驱动电路。于此实施例中，显示驱动电路包含栅极驱动电路及控制电路。控制电路耦接栅极驱动电路，用以接收依时间排列的多个影像帧信号并对应于每个影像帧信号而输出第一信号至栅极驱动电路，其中每个影像帧信号包含输入致能信号。控制电路输出第一信号的期间依序包含第一时段、第二时段及第三时段。于第二时段内，第一信号维持原本电位。于第三时段内，第一信号与输入致能信号同步。

于一实施例中，控制电路包含栅极控制电路，用以输出第一信号。栅极控制电路包含垂直空白区间学习单元、参数设定单元及栅极信号产生单元。垂直空白区间学习单元与参数设定单元分别耦接栅极信号产生单元。垂直空白区间学习单元根据该多个影像帧信号之间的时间差提供间隔信号至栅极信号产生单元。参数设定单元提供参数信号至栅极信号产生单元。栅极信号产生单元根据间隔信号决定第一时段的开始时间，并根据参数信号决定第二时段的时间长度。

于一实施例中，栅极信号产生单元包含作动区控制单元，用以输出作动区控制信号，且作动区控制信号的信号边缘决定第一时段、第二时段及第三时段的切换时间。

于一实施例中，第一信号对应每个影像帧信号包含第一起始信号及至少一第一时脉信号。栅极驱动电路根据第一起始信号决定开始发出多个扫描信号的起始时间。栅极驱动电路根据该至少一第一时脉信号决定每个扫描信号的时间长度及发出时间。

于一实施例中，第一起始信号于第一时段发出。

于一实施例中，第一起始信号于第一时段发出并于第三时段结束。

根据本发明的另一具体实施例为一种显示装置。于此实施例中，显示装置包含显示面板、栅极驱动电路及控制电路。栅极驱动电路设置于显示面板。控制电路耦接栅极驱动电路，用以接收依时间排列的多个影像帧信号并对应于每个影像帧信号而输出第一信号至栅极驱动电路，其中每个影像帧信号包含输入致能信号。其中，控制电路输出第一信号的期间依序包含第一时段、第二时段及第三时段；于第二时段内，第一信号维持原本电位；于第三时段内，第一信号与输入致能信号同步。

根据本发明的又一具体实施例为一种显示驱动方法。于此实施例中，显示驱动方法包含下列步骤：

以控制电路接收依时间排列的多个影像帧信号，其中每个影像帧信号包含输入致能信号；

以控制电路对应于每个影像帧信号而输出第一信号至栅极驱动电路；以及

当控制电路输出第一信号的期间依序包含第一时段、第二时段及第三时段时，第一信号于第二时段内维持原本电位且第一信号于第三时段内与输入致能信号同步。

相较于现有技术，根据本发明的显示驱动电路及显示驱动方法是应用于显示面板的源极驱动ic或时序控制器ic，可适用于面板内栅极驱动器gip(gatedriverinpanel)架构，其特点在于：提前开始输出起始信号stv及/或时脉信号ckv后，先暂时停止改变输出起始信号stv及/或时脉信号ckv一段时间，直至正确数据(validdata)开始(亦即输入致能信号de启动)后，再继续输出起始信号stv及/或时脉信号ckv。

由此，暂时停止改变输出起始信号stv及/或时脉信号ckv的此段时间即可用以克服变动的水平空白区间hbk或垂直空白区间vbk所造成的影响，故能有效避免受到水平空白区间hbk或垂直空白区间vbk的变动而输出错误的起始信号stv及/或时脉信号ckv，使得显示装置所显示的画面不会出现异常。

关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。

附图说明

图1为根据本发明的一实施例中的显示驱动电路的功能方块图。

图2为控制电路输出第一信号的期间依序包含第一时段至第三时段的时序图。

图3为控制电路中的栅极控制电路的功能方块图。

图4为起始信号于第一时段内启动且结束的时序图。

图5为起始信号于第一时段内启动且于第三时段内结束的时序图。

图6为根据本发明的另一实施例中的显示驱动方法的流程图。

主要元件符号说明：

1...显示驱动电路

10...控制电路

12...栅极驱动电路

fr...影像帧信号

de...输入致能信号

dat...输入数据

s1...第一信号

stv...影像帧的起始信号

ckv、ckv1～ckv4...时脉信号

t1...第一时段

t2...第二时段

t3...第三时段

vbk...垂直空白区间

de...输入致能信号

100...栅极控制电路

vlu...垂直空白区间学习单元

cfu...参数设定单元

gsu...栅极信号产生单元

sg...间隔信号

sp...参数信号

aau...作动区控制单元

saa...作动区控制信号

gout1～goutn...扫描信号

gout1～gout9...扫描信号

t2’...第二时段

ts...起始时间

具体实施方式

根据本发明的一具体实施例为一种显示驱动电路。于此实施例中，显示驱动电路是应用于显示装置且可具有面板内栅极驱动器(gateinpanel,gip)架构，但不以此为限。

请参照图1，图1为此实施例中的显示驱动电路的功能方块图。如图1所示，显示驱动电路1可包含彼此耦接的控制电路10及栅极驱动电路12。控制电路10接收依时间排列的多个影像帧信号fr。其中，每个影像帧信号fr可分别包含输入致能信号de及输入数据dat，但不以此为限。

接着，控制电路10会对应于每个影像帧信号fr而输出第一信号s1至栅极驱动电路12。其中，第一信号s1可包含影像帧的起始信号stv及/或时脉信号ckv，但不以此为限。

需说明的是，于数据致能(de)模式下，位于每两个影像帧之间的垂直空白区间(verticalblanking)的条数是可以被侦测到的。然而，若是直接使用侦测到的数值，则控制电路10很可能会因为水平空白区间(horizontalblanking)或垂直空白区间的变动而输出错误的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)，因而导致显示画面出现异常。

因此，于数据致能(de)模式下，本发明的显示驱动电路1中的控制电路10可根据侦测到的垂直空白区间的条数，再额外提前几条线开始输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)。当控制电路10已输出一个或多个第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)后，控制电路10可先行停止输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)。等到输入致能信号de开始启动后，控制电路10再继续输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)。由此，控制电路10即可利用此段停止(stop)期间来克服变动的水平空白区间/垂直空白区间所造成的影响，故能有效避免输出错误的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)导致显示画面异常的情况发生。

举例而言，如图2所示，于数据致能(de)模式下，假设控制电路10输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的期间t依序包含第一时段t1、第二时段t2及第三时段t3。

于第一时段t1内，垂直空白区间vbk尚未结束，输入致能信号de尚未启动，控制电路10可以趁着输入致能信号de尚未启动之前提早开始输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)至栅极驱动电路12。

于第二时段t2内，垂直空白区间vbk尚未结束，输入致能信号de尚未启动，由于第二时段t2为停止期间，故控制电路10输出的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)会维持于原本电位不变。换言之，控制电路10输出的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)在第二时段t2(亦即停止期间)不会有任何电位上的变化。

于第三时段t3内，垂直空白区间vbk结束且输入致能信号de启动，则第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)会与输入致能信号de同步。举例而言，第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的上升边缘(risingedge)与输入致能信号de的上升边缘对齐，或是第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的下降边缘(fallingedge)与输入致能信号de的下降边缘对齐，但不以此为限。

于一实施例中，如图3所示，控制电路10可包含栅极控制电路100，例如面板内栅极驱动器(gip)控制电路，但不以此为限。

栅极控制电路100可包含垂直空白区间(vbk)学习单元vlu、参数设定单元cfu及栅极信号产生单元gsu。垂直空白区间学习单元vlu与参数设定单元cfu分别耦接至栅极信号产生单元gsu。

垂直空白区间学习单元vlu用以根据该多个影像帧信号fr之间的时间差提供间隔信号sg至栅极信号产生单元gsu。参数设定单元cfu用以提供参数信号sp至栅极信号产生单元gsu。

需说明的是，由于控制电路10无法直接得知前端系统在数据致能(de)模式下的垂直空白区间(vbk)信息，因此，控制电路10可通过垂直空白区间学习单元vlu采用学习机制将前一个或数个垂直空白区间的信息套用于目前画面上，以决定开始输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的时间。

当栅极信号产生单元gsu分别接收到间隔信号sg及参数信号sp时，栅极信号产生单元gsu可根据间隔信号sg决定第一时段t1的开始时间，并根据参数信号sp决定第二时段t2(亦即停止期间)的时间长度，但不以此为限。

此外，由于本发明欲通过电路设定方式将开始输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的时间点再提早数条线的时间，并于输出固定数量的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)后停止输出一段时间，直至输入致能信号de开始启动后再继续输出第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)。

因此，如图3所示，栅极信号产生单元gsu可包含作动区(actionarea)控制单元aau，用以通过间隔信号sg及参数信号sp判断出作动区的范围并输出作动区控制信号saa，由以通过此范围启动栅极信号产生单元gsu输出预期的第一信号s1(影像帧的起始信号stv及/或时脉信号ckv)的波形。

举例而言，如图2所示，作动区控制单元aau所输出的作动区控制信号saa是于第一时段t1维持于高电位、于第二时段t2维持于低电位且于第三时段t3维持于高电位，换言之，第一时段t1、第二时段t2及第三时段t3的切换时间可由作动区控制信号saa的信号边缘(例如上升边缘或下降边缘)所决定，但不以此为限。

需说明的是，当作动区控制信号saa从第二时段t2进入第三时段t3时，其上升边缘除了如同图2所示对齐输入致能信号de的上升边缘之外，于另一实施例中亦可对齐输入致能信号de的下降边缘，并无特定的限制。

于一实施例中，于数据致能(de)模式下，假设对应于影像帧信号fr的第一信号s1包含起始信号stv及至少一时脉信号ckv。当栅极驱动电路12接收到起始信号stv及该至少一时脉信号ckv时，栅极驱动电路12会根据起始信号stv决定其开始输出多个扫描信号gout1～goutn的起始时间ts并根据该至少一第一时脉信号ckv决定每个扫描信号gout1～goutn的时间长度及输出时间。实际上，起始信号stv是于第一时段t1启动且起始信号stv可于第一时段t1或第三时段t3结束，但不以此为限。

接下来，将分别通过运作于数据致能(de)模式下的两个实施例来进行说明。

于一实施例中，如图4所示，于数据致能(de)模式下，假设对应于影像帧信号fr的第一信号s1包含起始信号stv及时脉信号ckv1～ckv4。当起始信号stv于第一时段t1内启动后，时脉信号ckv1～ckv2亦跟着依序于第一时段t1内启动。于此实施例中，起始信号stv亦于第一时段t1结束。

接着，于第二时段t2(亦即停止期间)内，起始信号stv及时脉信号ckv1～ckv4均维持原本电位不变。当第三时段t3开始后，尚未启动的时脉信号ckv3～ckv4会依序启动，然后又轮回时脉信号ckv1～ckv2依序启动，依此类推。

需说明的是，当停止期间结束于输入致能信号de的下降边缘时，第二时段为t2；当停止期间结束于输入致能信号de的上升边缘时，第二时段为t2’，但不以此为限。

于第三时段t3内，栅极驱动电路12会根据起始信号stv决定其开始输出多个扫描信号gout1～gout9的起始时间ts。此外，栅极驱动电路12亦根据于第三时段t3内依序启动的时脉信号ckv3、ckv4、ckv1、ckv2相对应决定该些扫描信号gout1～gout9的时间长度及输出时间。

举例而言，扫描信号gout1是对应于时脉信号ckv3；扫描信号gout2是对应于时脉信号ckv4；扫描信号gout3是对应于时脉信号ckv1；扫描信号gout4是对应于时脉信号ckv2；扫描信号gout5是对应于时脉信号ckv3；扫描信号gout6是对应于时脉信号ckv4；扫描信号gout7是对应于时脉信号ckv1；扫描信号gout8是对应于时脉信号ckv2；扫描信号gout9是对应于时脉信号ckv3，依此类推。

于另一实施例中，如图5所示，于数据致能(de)模式下，假设对应于影像帧信号fr的第一信号s1包含起始信号stv及时脉信号ckv1～ckv4。当起始信号stv于第一时段t1内启动后，时脉信号ckv1～ckv2亦跟着依序于第一时段t1内启动。于此实施例中，起始信号stv持续启动至第三时段t3才结束。

接着，于第二时段t2(亦即停止期间)内，起始信号stv及时脉信号ckv1～ckv4均维持原本电位不变。于第三时段t3内，当起始信号stv结束时，尚未启动的时脉信号ckv3～ckv4会依序启动，然后又轮回时脉信号ckv1～ckv2依序启动，依此类推。

需说明的是，当停止期间结束于输入致能信号de的下降边缘时，第二时段为t2；当停止期间结束于输入致能信号de的上升边缘时，第二时段为t2’，但不以此为限。

于第三时段t3内，栅极驱动电路12会根据起始信号stv决定其开始输出多个扫描信号gout1～gout9的起始时间ts。此外，栅极驱动电路12亦根据于第三时段t3内依序启动的时脉信号ckv3、ckv4、ckv1、ckv2相对应决定该些扫描信号gout1～gout9的时间长度及输出时间。

举例而言，扫描信号gout1是对应于时脉信号ckv3；扫描信号gout2是对应于时脉信号ckv4；扫描信号gout3是对应于时脉信号ckv1；扫描信号gout4是对应于时脉信号ckv2；扫描信号gout5是对应于时脉信号ckv3；扫描信号gout6是对应于时脉信号ckv4；扫描信号gout7是对应于时脉信号ckv1；扫描信号gout8是对应于时脉信号ckv2；扫描信号gout9是对应于时脉信号ckv3，依此类推。

根据本发明的另一具体实施例为一种显示装置。于此实施例中，显示装置包含显示面板、栅极驱动电路及控制电路。栅极驱动电路设置于显示面板。控制电路耦接栅极驱动电路，用以接收依时间排列的多个影像帧信号并对应于每个影像帧信号而输出第一信号至栅极驱动电路，其中每个影像帧信号包含输入致能信号。其中，控制电路输出第一信号的期间依序包含第一时段、第二时段及第三时段；于第二时段内，第一信号维持原本电位；于第三时段内，第一信号与输入致能信号同步。

至于此实施例中的显示装置的详细说明请参照前述实施例的内容及图1至图5，于此不另行赘述。

根据本发明的又一具体实施例为一种显示驱动方法。于此实施例中，显示驱动方法是应用于显示装置中的显示驱动电路，显示驱动电路可包含彼此耦接的控制电路及栅极驱动电路且显示驱动电路可具有面板内栅极驱动器(gip)架构，但不以此为限。

请参照图6，图6为此实施例中的显示驱动方法的流程图。如图6所示，显示驱动方法可包含下列步骤：

步骤s10：以控制电路接收依时间排列的多个影像帧信号，其中每个影像帧信号包含输入致能信号；

步骤s12：以控制电路对应于每个影像帧信号而输出第一信号至栅极驱动电路；以及

步骤s14：当控制电路输出第一信号的期间依序包含第一时段、第二时段及第三时段时，第一信号于第二时段内维持原本电位且第一信号于第三时段内与输入致能信号同步。

相较于现有技术，根据本发明的显示驱动电路及显示驱动方法是应用于显示面板的源极驱动ic或时序控制器ic，可适用于面板内栅极驱动器(gip)架构，其特点在于：提前开始输出起始信号stv及/或时脉信号ckv后，先暂时停止改变输出起始信号stv及/或时脉信号ckv一段时间，直至正确数据(validdata)开始(亦即输入致能信号de启动)后，再继续输出起始信号stv及/或时脉信号ckv。

由此，暂时停止改变输出起始信号stv及/或时脉信号ckv的此段时间即可用以克服变动的水平空白区间hbk或垂直空白区间vbk所造成的影响，故能有效避免受到水平空白区间hbk或垂直空白区间vbk的变动而输出错误的起始信号stv及/或时脉信号ckv，使得显示装置所显示的画面不会出现异常。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。