像素驱动电路、驱动方法、显示面板与显示装置与流程

本申请属于显示技术领域，尤其涉及一种像素驱动电路、驱动方法、显示面板与显示装置。

背景技术：

有机发光二极管(organiclight-emittingdiode，oled)显示屏具有高可视度、高亮度以及更轻薄的优点，因此，oled显示屏的应用也越来越广泛。

然而，经本申请的发明人研究发现，在一些相关技术中，为了提高显示效果(例如消除边缘毛刺)，通常会利用边缘算法对oled显示屏中的显示区域的边缘进行写黑。对于上述利用边缘算法的oled显示屏而言，存在显示时屏幕亮度偏暗、显示亮度不均匀的技术问题。

技术实现要素：

本申请实施例提供一种像素驱动电路、驱动方法、显示面板与显示装置，能够解决oled显示屏屏幕亮度偏暗、显示亮度不均匀的技术问题。

第一方面，本申请实施例提供一种像素驱动电路，该像素驱动电路包括：

发光元件，发光元件的第一极与第一电源电压输入端电连接；

驱动模块，与发光元件的第二极电连接，用于驱动发光元件；

数据写入模块，数据写入模块的第一端与数据信号输入端电连接、数据写入模块的第二端与驱动模块的控制端电连接，用于写入数据信号；

耦合模块，耦合模块的第一端与数据写入模块的第二端电连接，耦合模块的第二端与驱动模块的控制端电连接，用于在发光阶段数据写入模块发生漏电流时进行分压，以使得在发光阶段驱动模块的控制端的电位维持在预设阈值范围内。

在一些实施例中，耦合模块包括第一电容和第二电容，第一电容的第一端与数据写入模块的第二端电连接，第二电容的第一端与第二电源电压输入端电连接，第一电容的第二端和第二电容的第二端与驱动模块的控制端电连接。

在一些实施例中，像素驱动电路还包括：

第一发光控制模块，第一发光控制模块的控制端与第一控制信号输入端电连接，第一发光控制模块的第一端与第二电源电压输入端电连接，第一发光控制模块的第二端与驱动模块的第一端电连接；

第一发光控制模块在数据写入阶段第一控制信号输入端的控制下导通，用于在数据写入阶段将驱动模块的第一端的电位维持在第一电压值，第一电压值为第二电源电压输入端输出的第二电源电压的电压值。

在一些实施例中，像素驱动电路还包括阈值补偿模块，阈值补偿模块的控制端与第二扫描信号输入端电连接，阈值补偿模块的第一端与驱动模块的控制端电连接，阈值补偿模块的第二端与驱动模块的第二端电连接；

数据写入模块的控制端与第二控制信号输入端电连接，数据写入模块的第一端与数据信号输入端电连接，数据写入模块的第二端与第一电容的第一端电连接，用于在数据写入阶段写入第一数据信号和在耦合阶段写入第二数据信号；

其中，阈值补偿模块在数据写入阶段第二扫描信号输入端的控制下导通，用于使得数据写入阶段的驱动模块的控制端的电位达到目标电压值，目标电压值等于第一电压值与驱动模块的阈值电压之差，第一电压值为第二电源电压输入端输出的第二电源电压的电压值。

在一些实施例中，第二电容用于在发光阶段维持驱动模块的控制端的电位。

在一些实施例中，数据写入模块包括n型晶体管。

在一些实施例中，像素驱动电路还包括：

初始化模块，初始化模块的控制端与第一扫描信号输入端电连接，初始化模块的第一端与参考信号输入端电连接，初始化模块的第二端分别与驱动模块的控制端、发光元件的第一极电连接，用于对驱动模块的控制端进行初始化；

第二发光控制模块，第二发光控制模块的控制端与第二控制信号输入端电连接，第二发光控制模块的第一端与驱动模块的第二端电连接，第二发光控制模块的第二端与发光元件的第一极电连接，用于在发光阶段与第一发光控制模块一同控制发光元件发光。

在一些实施例中，驱动模块包括第一晶体管，初始化模块包括第二晶体管和第三晶体管，数据写入模块包括第四晶体管，阈值补偿模块包括第五晶体管，第一发光控制模块包括第六晶体管，第二发光控制模块包括第七晶体管，其中：

第一晶体管的控制端与第一电容的第二端、第二电容的第二端、第二晶体管的第二端、第五晶体管的第一端电连接，第一晶体管的第一端与第六晶体管的第二端电连接，第一晶体管的第二端与第五晶体管的第二端、第七晶体管的第一端电连接；

第二晶体管的控制端与第一扫描信号输入端电连接，第二晶体管的第一端与参考电压输入端电连接；

第三晶体管的控制端与第一扫描信号输入端电连接，第三晶体管的第一端与参考电压输入端电连接，第三晶体管的第二端与发光元件的第二极、第七晶体管的第二端电连接；

第四晶体管的控制端与第二控制信号输入端电连接，第四晶体管的第一端与数据信号写入端电连接，第四晶体管的第二端与第一电容的第一端电连接；

第五晶体管的控制端与第二扫描信号输入端电连接；

第六晶体管的控制端与第一控制信号输入端电连接，第六晶体管的第一端与第二电源电压输入端电连接；

第七晶体管的控制端与第二控制信号输入端电连接；

第二电容的第一端与第二电源电压输入端电连接。

第二方面，本申请实施例提供了一种驱动方法，该驱动方法应用于第一方面提供的像素驱动电路，该驱动方法包括：

数据写入阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将数据信号输入端输出的数据信号写入到像素驱动电路；

发光阶段，驱动模块驱动发光元件发光；

其中，在发光阶段数据写入模块发生漏电流的情况下，耦合模块进行分压，使得在发光阶段驱动模块的控制端的电位维持在预设阈值范围内。

在一些实施例中，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将数据信号输入端输出的写入到像素驱动电路，具体包括：

在数据写入阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将第一数据信号写入到像素驱动电路；阈值补偿模块在第二扫描信号输入端输出的第二扫描信号的控制下导通，第一发光控制模块在第一控制信号输入端输出的第一控制信号的控制下导通，使得驱动模块的控制端的电位达到目标电压值；

在数据写入阶段之后，在发光阶段之前，驱动方法还包括：

耦合阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将第二数据信号写入到像素驱动电路；耦合模块用于在第二数据信号的作用下将驱动模块的控制端的电位耦合至第二电压值。

在一些实施例中，目标电压值等于第二电源电压输入端输出的第二电源电压的电压值与驱动模块的阈值电压的差值。

在一些实施例中，在数据写入阶段之前，驱动方法还包括：

初始化阶段，初始化模块在第一扫描信号输入端输出的第一扫描信号的控制下导通，参考电压输入端输出的参考电压对驱动模块的控制端和发光元件进行初始化；

其中，第一扫描信号输入端施加第一低电平扫描信号的时间与第二扫描信号输入端施加第二低电平扫描信号的时间相差预设时间间隔。

第三方面，本申请实施例提供了一种显示面板，该显示面板包括第一方面提供的像素驱动电路。

第四方面，本申请实施例提供了一种显示装置，该显示装置包括第一方面提供的像素驱动电路。

经本申请的发明人研究发现，在利用边缘算法对目标像素同列的像素进行写黑时，会因为目标像素的驱动电路中的数据写入模块漏电流，使得数据信号对驱动模块的控制端的电位的影响，拉低驱动模块的控制端的电位，使得目标像素显示的亮度值低于预期正常亮度值，出现屏幕亮度偏暗、显示亮度不均匀的问题。有鉴于此，本申请实施例的像素驱动电路、驱动方法、显示面板与显示装置，在数据写入模块与驱动模块之间设置有耦合模块，耦合模块在发光阶段数据写入模块发生漏电流时进行分压，从而减轻因漏电流输入的数据信号对驱动模块的控制端的电位的影响，使得发光阶段驱动模块的控制端的电位维持在预设阈值范围内，保证发光元件能够正常发光，从而解决屏幕亮度偏暗、显示亮度不均匀的技术问题。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为边缘写黑时oled显示屏的示意图；

图2示意性示出了目标像素的驱动电路；

图3为本申请一实施例提供的像素驱动电路的结构示意图；

图4为本申请另一实施例提供的像素驱动电路的结构示意图；

图5为本申请再一实施例提供的像素驱动电路的结构示意图；

图6为本申请再一实施例提供的像素驱动电路的结构示意图；

图7为本申请再一实施例提供的像素驱动电路的结构示意图；

图8示意性示出了图7中的各个器件或模块的一种具体结构；

图9示意性示出了本申请实施例提供的像素驱动电路的驱动时序；

图10示意性示出了第一扫描信号输入端和第二扫描信号输入端的连接方式；

图11是本申请一实施例提供的像素驱动方法的流程示意图；

图12是本申请另一实施例提供的像素驱动方法的流程示意图；

图13是本申请再一实施例提供的像素驱动方法的流程示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

如前所述，在一些相关技术中，为了提高显示效果(例如消除边缘毛刺)，通常会利用边缘算法对oled显示屏中的显示区域的边缘进行写黑。在边缘写黑的过程中，显示屏会出现屏幕亮度偏暗、显示亮度不均匀的现象。图1为边缘写黑时oled显示屏的示意图。如图1所示，在边缘写黑时，oled显示屏中间区域的亮度相比上下两端明显偏暗，出现两端亮、中间暗的显示亮度不均匀的现象，可称作mura现象。

在提出本申请的像素驱动电路、驱动方法、显示面板与显示装置之前，本申请的发明人首先对于导致上述技术问题的原因进行了研究。经本申请的发明人发现，在边缘写黑时，随着温度的升高，oled显示屏的屏幕亮度偏暗、显示亮度不均匀的现象会越来越明显。故而，推测导致上述技术问题的原因可能是因为数据信号线连接的晶体管未完全关断(发生漏电流)，而随着温度的升高晶体管阈值正偏的程度越大，漏电流越严重，致使屏幕亮度偏暗、显示亮度不均匀的现象会越来越明显。最终，通过对电路的分析和测试，确定导致上述技术问题的真实原因与推测的一致。

为了便于理解，下面结合图2对导致上述技术问题的原因进行说明。图2示意性示出了目标像素的驱动电路。如图2所示，由于同一列的像素共用一条数据信号线(图中的vdata线)，所以当目标像素处于发光阶段时，这时如果利用边缘算法对目标像素同列的像素进行写黑的话，由于驱动电路中的数据写入模块(图中的m2晶体管)漏电流，会将数据信号线输入的数据信号写入到n2点，进而会对驱动模块(图中的m3晶体管)的控制端(图中的n1点)的电位造成影响，拉低驱动模块的控制端的电位，使得目标像素显示的亮度值低于预期正常亮度值，oled显示屏便会出现屏幕亮度偏暗、显示亮度不均匀的问题。

有鉴于上述研究发现，本申请实施例提供了一种像素驱动电路、驱动方法、显示面板与显示装置，以解决oled显示屏的屏幕亮度偏暗、显示亮度不均匀的问题。

图3为本申请一实施例提供的像素驱动电路的结构示意图。如图3所示，该像素驱动电路包括：

发光元件31，发光元件31的第一极与第一电源电压输入端v1电连接；

驱动模块32，与发光元件31的第二极电连接，用于驱动发光元件31；

数据写入模块33，数据写入模块33的第一端与数据信号输入端d1电连接，数据写入模块33的第二端与驱动模块32的控制端电连接，用于写入数据信号；

耦合模块34，耦合模块34的第一端与数据写入模块33的第二端电连接，耦合模块34的第二端与驱动模块32的控制端电连接，用于在发光阶段数据写入模块33发生漏电流时进行分压，以使得在发光阶段驱动模块32的控制端的电位维持在预设阈值范围内。

本申请实施例的像素驱动电路，在数据写入模块33与驱动模块32之间设置有耦合模块34，耦合模块34在发光阶段数据写入模块33发生漏电流时进行分压，从而减轻因漏电流输入的数据信号对驱动模块32的控制端的电位的影响，使得发光阶段驱动模块32的控制端的电位维持在预设阈值范围内，保证发光元件能够正常发光，从而解决屏幕亮度偏暗、显示亮度不均匀的技术问题。

图4为本申请另一实施例提供的像素驱动电路的结构示意图。如图4所示，耦合模块34可以包括第一电容c1和第二电容c2，通过第一电容c1和第二电容c2耦合来降低因漏电流而输入的数据信号对驱动模块32的控制端的电位的影响，进而使得驱动模块32的控制端的电位维持在预设阈值范围内，保证发光元件能够正常发光。具体地，第一电容c1的第一端与数据写入模块33的第二端电连接，第二电容c2的第一端与第二电源电压输入端v2电连接，第一电容c1的第二端和第二电容c2的第二端与驱动模块32的控制端电连接。在本申请实施例中，第一电源电压输入端v1可以是负向电压输入端，输出负向电压pvee；第二电源电压输入端v2可以是正向电压输入端，输出正向电压pvdd。

图5为本申请再一实施例提供的像素驱动电路的结构示意图。如图5所示，像素驱动电路还可以包括第一发光控制模块35，第一发光控制模块35的控制端与第一控制信号输入端emit1电连接，第一发光控制模块35的第一端与第二电源电压输入端v2电连接，第一发光控制模块35的第二端与驱动模块32的第一端电连接。

相比于其他像素驱动电路，本申请实施例提供的像素驱动电路在数据写入阶段(也可称作阈值补偿阶段或补偿阶段)进行阈值补偿时，不再是以数据信号进行阈值补偿，而是以稳定的第二电源电压pvdd进行阈值补偿，即，使得数据写入阶段的驱动模块32的控制端的电位n1＝pvdd-vth，vth表示驱动模块的阈值电压。相比于数据信号，第二电源电压pvdd更加稳定，有利于阈值补偿的顺利进行。并且，通过后续处理可以抵消pvdd，消除显示面板两端的电阻压降对流过发光元件的电流的影响，提高显示效果。

如图5所示，具体地，在数据写入阶段，第一发光控制模块35在第一控制信号输入端emit1的控制下导通，用于将驱动模块32的第一端的电位维持在第一电压值，其中，第一电压值为第二电源电压输入端输出的第二电源电压pvdd的电压值。

图6为本申请再一实施例提供的像素驱动电路的结构示意图。如图6所示，像素驱动电路还可以包括阈值补偿模块36，阈值补偿模块36的控制端与第二扫描信号输入端s2电连接，阈值补偿模块36的第一端与驱动模块32的控制端电连接，阈值补偿模块36的第二端与驱动模块32的第二端电连接。

在数据写入阶段，阈值补偿模块36在第二扫描信号输入端s2的控制下导通，使得驱动模块32的控制端与驱动模块32的第二端接通，在第二电源电压pvdd的作用下，使得驱动模块32的控制端的电位达到目标电压值，目标电压值等于第一电压值与所述驱动模块的阈值电压之差，即，使得数据写入阶段的驱动模块32的控制端的电位n1＝pvdd-vth。

继续参见图6，在一些实施例中，数据写入模块33的控制端与第二控制信号输入端emit2电连接，数据写入模块33的第一端与数据信号输入端d1电连接，数据写入模块33的第二端与第一电容c1的第一端电连接，数据写入模块33用于在数据写入阶段写入第一数据信号和在耦合阶段写入第二数据信号。

具体地，在数据写入阶段，数据写入模块33在第二控制信号输入端emit2的控制下导通，将第一数据信号data1写入至第一电容c1中，或者说使得第一电容c1的电位达到data1的电压值vdata1。在数据写入阶段之后的耦合阶段，数据写入模块33在第二控制信号输入端emit2的控制下导通，将第二数据信号data2写入至第一电容c1中，在第一电容c1和第二电容c2耦合作用下，使得驱动模块32的控制端的电位n1＝(vdata1-vdata2)*c1/(c1+c2)+pvdd-vth。其中，vdata2表示第二数据信号data2的电压值，c1表示第一电容c1的电容值，c2表示第二电容c2的电容值。

图7为本申请再一实施例提供的像素驱动电路的结构示意图。如图7所示，像素驱动电路还可以包括第二发光控制模块37，第二发光控制模块37的控制端与第二控制信号输入端emit2电连接，第二发光控制模块37的第一端与驱动模块32的第二端电连接，第二发光控制模块37的第二端与发光元件31的第一极电连接，用于在发光阶段与第一发光控制模块35一同控制发光元件31发光。

具体地，在耦合阶段之后的发光阶段，第一发光控制模块35在第一控制信号输入端emit1的控制下导通，第二发光控制模块37在第二控制信号输入端emit2的控制下导通，第二电源电压pvdd为第二电容c2的一端提供一稳定电压，第二电容c2在这一稳定电压的作用下将驱动模块32的控制端的电位维持在n1＝(vdata1-vdata2)*c1/(c1+c2)+pvdd-vth。驱动模块32向发光元件31提供驱动电流，驱动电流的表达式如下：

ids＝1/2coxμw/l(vsg-vth)²＝1/2coxμw/l(pvdd-n1)²

＝1/2coxμw/l((vdata1-vdata2)*c1/(c1+c2))²

其中，ids表示驱动电流，即流过发光元件的电流；cox表示驱动模块的栅介质电容值；μ表示驱动模块的迁移率；w/l表示驱动模块的宽长比。

由上述表达式可以看出，通过pvdd的阈值补偿和第一电容c1和第二电容c2耦合，不仅补偿了vth，使得驱动电流与驱动模块的阈值电压无关，还补偿了pvdd，使得驱动电流与第二电源电压pvdd也无关，消除显示面板两端电阻压降的影响，使得显示稳定，有效避免由阈值电压不均一和电阻压降ir-drop引起的显示亮度不均一和不稳定的问题。

继续参见图7，在一些实施例中，像素驱动电路还可以包括初始化模块38，初始化模块38的控制端与第一扫描信号输入端s1电连接，初始化模块38的第一端与参考信号输入端vref电连接，初始化模块38的第二端分别与驱动模块32的控制端、发光元件31的第一极电连接，用于对驱动模块32的控制端和发光元件31进行初始化。

具体地，在数据写入阶段的初始化阶段(也称复位阶段)，初始化模块38在第一扫描信号输入端s1的控制下导通，通过参考信号输入端vref输入的参考信号对驱动模块32的控制端和发光元件31进行初始化，即，将参考信号写入到驱动模块32的控制端和发光元件31的阳极。

为了便于理解，下面结合图8和具体应用实施例对本申请实施例提供的像素驱动电路进行说明。

图8示意性示出了图7中的各个器件或模块的一种具体结构。如图8所示，在一些实施例中，驱动模块32包括第一晶体管t1，初始化模块38包括第二晶体管t2和第三晶体管t3，数据写入模块33包括第四晶体管t4，阈值补偿模块36包括第五晶体管t5，第一发光控制模块35包括第六晶体管t6，第二发光控制模块37包括第七晶体管t7，其中：

第一晶体管t1的控制端与第一电容c1的第二端、第二电容c2的第二端、第二晶体管t2的第二端、第五晶体管t5的第一端电连接，第一晶体管t1的第一端与第六晶体管t6的第二端电连接，第一晶体管t1的第二端与第五晶体管t5的第二端、第七晶体管t7的第一端电连接；

第二晶体管t2的控制端与第一扫描信号输入端s1电连接，第二晶体管的第一端与参考电压输入端vref电连接；

第三晶体管t3的控制端与第一扫描信号输入端s1电连接，第三晶体管t3的第一端与参考电压输入端vref电连接，第三晶体管t3的第二端与发光元件31的第二极、第七晶体管t7的第二端电连接；

第四晶体管t4的控制端与第二控制信号输入端emit2电连接，第四晶体管t4的第一端与数据信号写入端d1电连接，第四晶体管t4的第二端与第一电容c1的第一端电连接；

第五晶体管t5的控制端与第二扫描信号输入端s2电连接；

第六晶体管t6的控制端与第一控制信号输入端emit1电连接，第六晶体管t6的第一端与第二电源电压输入端v2电连接；

第七晶体管t7的控制端与第二控制信号输入端emit2电连接；

第二电容c2的第一端与第二电源电压输入端v2电连接。

像素驱动电路驱动时序包括四个阶段，分别为初始化阶段、数据写入阶段、耦合阶段和发光阶段。驱动时序如图9所示。

在初始化阶段t1，第一扫描信号输入端s1输出的第一扫描信号为低电平，第二晶体管t2和第三晶体管t3在第一扫描信号的控制下导通，将参考信号vref写入到驱动模块32的控制端和发光元件31的第二极，以对驱动模块32的控制端和发光元件31进行初始化。

在数据写入阶段t2，第二控制信号输入端emit2输出的第二控制信号为高电平，第四晶体管t4在第二控制信号的控制下导通，将第一数据信号data1写入至第一电容c1中，或者说使得第一电容c1的电位达到data1的电压值vdata1。第一控制信号输入端emit1输出的第一控制信号为低电平，第二扫描信号输入端s2输出的第二扫描信号为低电平，第五晶体管t5在第二扫描信号的控制下导通，第六晶体管t6在第一控制信号的控制下导通，第六晶体管t6、第一晶体管t1、第五晶体管t5和第二电容c2形成一回路，第一晶体管t1抓取阈值，第一晶体管t1的控制端的电位为n1＝pvdd-vth。

在耦合阶段t3，第二控制信号输入端emit2输出的第二控制信号持续高电平，第四晶体管t4在第二控制信号的控制下将第二数据信号data2写入至第一电容c1中，在第一电容c1和第二电容c2耦合作用下，使得第一晶体管t1的控制端的电位n1＝(vdata1-vdata2)*c1/(c1+c2)+pvdd-vth。

在发光阶段t4，第一控制信号输入端emit1输出的第一控制信号为低电平，第六晶体管t6在第一控制信号的控制下导通。第二控制信号输入端emit2输出的第二控制信号为低电平，第七晶体管t7在第二控制信号的控制下导通。第二电源电压pvdd为第二电容c2的一端提供一稳定电压，第二电容c2在这一稳定电压的作用下将驱动模块32的控制端的电位维持在n1＝(vdata1-vdata2)*c1/(c1+c2)+pvdd-vth。驱动模块32向发光元件31提供驱动电流，驱动发光元件31发光。与第一电容c1相比，由于第二电容c2一端连接的稳定的第二电源电压pvdd，所以利用第二电容c2来维持驱动模块32的控制端的电位，相对更加稳定，有利于发光和显示的稳定。

在发光阶段t4，当第四晶体管t4发生漏电流，第一电容c1和第二电容c2的组合可以进行分压，从而减轻因漏电流输入的数据信号对第一晶体管t1的控制端的电位的影响，使得发光阶段第一晶体管t1的控制端的电位维持在预设阈值范围内，保证发光元件能够正常发光，从而解决屏幕亮度偏暗、显示亮度不均匀的技术问题。

在本申请实施例中，第一晶体管t1选为n型晶体管，相比p型晶体管，由于n型晶体管的漏电流更小，所以能够进一步减弱mura现象。

如图9所示，第一扫描信号输入端s1施加第一低电平扫描信号的时间与第二扫描信号输入端s2施加第二低电平扫描信号的时间相差预设时间间隔，即初始化阶段t1和数据写入阶段t2之间相差预设时间间隔，能够有效拉长复位和写数据的时间，改善响应时间，提高显示效果。

作为一种实现方式，如图10所示，第一扫描信号输入端s1和第二扫描信号输入端s2可以采取“隔行借用”的方式，即，第一扫描信号输入端s1与扫描驱动器的s1’连接，第二扫描信号输入端s2不再是与扫描驱动器的s2’连接，而是与扫描驱动器的s3’连接，从而使得初始化阶段t1和数据写入阶段t2之间相差预设时间间隔，改善响应时间，提高显示效果。

基于上述实施例提供的像素驱动电路，相应地，本申请还提供了一种驱动方法。请参见以下实施例。

参见图11，本申请实施例提供的驱动方法，可以包括：

s102、数据写入阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将数据信号输入端输出的数据信号写入到像素驱动电路；

s104、发光阶段，驱动模块驱动发光元件发光；

其中，在发光阶段数据写入模块发生漏电流的情况下，耦合模块进行分压，使得在发光阶段驱动模块的控制端的电位维持在预设阈值范围内。

如图12所示，在一些实施例中，s102具体包括：

在数据写入阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将第一数据信号写入到像素驱动电路；阈值补偿模块在第二扫描信号输入端输出的第二扫描信号的控制下导通，第一发光控制模块在第一控制信号输入端输出的第一控制信号的控制下导通，使得驱动模块的控制端的电位达到目标电压值；

在数据写入阶段之后，在发光阶段之前，驱动方法还可以包括：

s103、耦合阶段，数据写入模块在第二控制信号输入端输出的第二控制信号的控制下导通，将第二数据信号写入到像素驱动电路；耦合模块用于在第二数据信号的作用下将驱动模块的控制端的电位耦合至第二电压值。

在一些实施例中，目标电压值等于第二电源电压输入端输出的第二电源电压的电压值与驱动模块的阈值电压的差值。

如图13所示，在一些实施例中，在数据写入阶段之前，驱动方法还包括：

s101、初始化阶段，初始化模块在第一扫描信号输入端输出的第一扫描信号的控制下导通，参考电压输入端输出的参考电压对驱动模块的控制端和发光元件进行初始化；

其中，第一扫描信号输入端施加第一低电平扫描信号的时间与第二扫描信号输入端施加第二低电平扫描信号的时间相差预设时间间隔。

本申请实施例提供的驱动方法中的s101、s102、s103和s104已在介绍本申请实施例的像素驱动电路时详细说明，请参见上文，为了描述简洁，在此不再赘述。

本申请还提供了一种显示面板，该显示面板可包括上述实施例中的像素驱动电路。该显示面板具体可以为am-oled显示面板，在此并不限定。

本申请还提供了一种显示装置。该显示装置可包括设备本体以及上述实施例中的显示面板，该显示面板覆盖在设备本体上。设备本体中可设置有各类器件，如传感器件、处理器件等，在此并不限定。显示装置具体可以为手机、计算机、平板电脑、数码相机、电视机、电子纸等具有显示功能的装置，在此并不限定。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于显示面板实施例和显示装置实施例而言，相关之处可以参见像素驱动电路实施例和阵列基板实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。