时序控制器及其时钟复位方法、显示面板与流程

本申请涉及显示技术领域，尤其涉及一种时序控制器、时钟复位方法及显示面板。

背景技术：

显示面板的时序控制器在侦测到系统出现错误或异常时需要重新启动，每次启动需要恢复时序控制器的时钟，以重新对链路进行训练，使得整个系统的时钟同步。因此，时序控制器是否能在重新启动时正常地完成时钟数据恢复操作，对于时序控制器以及显示面板的稳定性和可靠性起到至关重要的作用。

目前的时序控制器在出现异常工作状况导致发生连续多次启动时，存在无法正常输出时钟复位脉冲信号，从而无法正常恢复时序控制器的时钟，导致显示面板出现画面异常的现象。

因此，有必要提出一种新的时序控制器，以及时序控制器的时钟复位方法，以在时序控制器发生多次连续启动时，每次启动都能正常输出时钟恢复信号，以使整个系统的时钟同步。

技术实现要素：

为了解决上述问题，本申请实施例提供一种时序控制器、时钟复位方法及显示面板。

第一方面，本申请实施例提供一种时序控制器，该时序控制器包括依次连接的检测模块、处理模块和时钟数据恢复模块；所述检测模块用于响应于所述时序控制器的正常工作状况而输出初始状态的复位控制信号，以及，响应于所述时序控制器的异常工作状况而输出跳变状态的所述复位控制信号；所述处理模块用于根据跳变状态的所述复位控制信号生成时钟复位脉冲信号，以及，响应于所述时钟复位脉冲信号的脉冲结束而将所述复位控制信号由跳变状态恢复为初始状态；所述时钟数据恢复模块用于根据所述时钟复位脉冲信号恢复所述时序控制器的时钟。

在一些实施例中，所述检测模块包括互相连接的检测单元和复位单元；所述检测单元用于检测所述时序控制器的工作状态，并在所述时序控制器处于正常工作状况时输出初始状态的所述复位控制信号；所述复位单元用于在所述检测单元检测到所述时序控制器出现异常工作状况时，将所述复位控制信号由初始状态转换为跳变状态。

在一些实施例中，所述处理模块包括处理单元、延迟取反单元和逻辑门单元，所述处理单元的输入端与所述检测模块的输出端连接，所述处理单元的输出端分别与所述延迟取反单元的输入端和所述逻辑门单元的第一输入端连接，所述逻辑门单元的第二输入端连接所述延迟取反单元的输出端；其中：所述处理单元用于侦测所述复位控制信号和所述时钟复位脉冲信号的状态，并在所述时钟复位脉冲信号的脉冲结束之后且在所述复位控制信号由跳变状态恢复为初始状态之前，将所述复位控制信号由跳变状态恢复为初始状态；所述延迟取反单元用于将所述复位控制信号延迟预设时长并进行取反运算，以获得延迟取反复位控制信号；所述逻辑门单元用于根据所述复位控制信号和所述延迟取反复位控制信号进行相应的逻辑运算并输出所述时钟复位脉冲信号，其中，所述时钟复位脉冲信号的脉冲宽度为所述预设时长。

在一些实施例中，所述复位控制信号的初始状态为高电位，所述复位控制信号的跳变状态为低电位，以及所述逻辑门单元为或门。

在一些实施例中，所述复位控制信号的初始状态为低电位，所述复位控制信号的跳变状态为高电位，以及所述逻辑门单元为与门。

第二方面，本申请实施例还提供一种时序控制器的时钟复位方法，所述时序控制器包括依次连接的检测模块、处理模块和时钟数据恢复模块；所述时钟复位方法包括：

通过所述检测模块响应于所述时序控制器的正常工作状况而输出初始状态的复位控制信号，以及，响应于所述时序控制器的异常工作状况而输出跳变状态的所述复位控制信号。

通过所述处理模块根据跳变状态的所述复位控制信号生成时钟复位脉冲信号，以及，响应于所述时钟复位脉冲信号的脉冲结束而将所述复位控制信号由跳变状态恢复为初始状态。

通过所述时钟数据恢复模块根据所述时钟复位脉冲信号恢复所述时序控制器的时钟。

在一些实施例中，所述处理模块包括处理单元、延迟取反单元和逻辑门单元，所述处理单元的输入端与所述检测模块的输出端连接，所述处理单元的输出端分别与所述延迟取反单元的输入端和所述逻辑门单元的第一输入端连接，所述逻辑门单元的第二输入端连接所述延迟取反单元的输出端。

相应地，所述通过所述处理模块根据跳变状态的所述复位控制信号生成时钟复位脉冲信号，具体包括：

通过所述处理单元输出所述复位控制信号。

通过所述延迟取反单元将所述复位控制信号延迟预设时长并进行取反运算，以获得延迟取反复位控制信号。

通过所述逻辑门单元根据所述复位控制信号和所述延迟取反复位控制信号进行相应的逻辑运算，并在所述复位控制信号由初始状态转换为跳变状态时输出所述时钟复位脉冲信号；其中，所述时钟复位脉冲信号的脉冲宽度为所述预设时长。

在一些实施例中，所述处理单元包括互相连接的侦测子单元和恢复子单元。

相应地，所述通过所述处理模块响应于所述时钟复位脉冲信号的脉冲结束而将所述复位控制信号由跳变状态恢复为初始状态，具体包括：

通过所述侦测单元侦测所述复位控制信号的状态和所述时钟复位脉冲信号的状态；

通过所述恢复子单元在所述侦测子单元侦测到所述时钟复位脉冲信号的脉冲结束之后且在所述复位控制信号由跳变状态恢复为初始状态之前，将所述复位控制信号由跳变状态恢复为初始状态。

第三方面，本申请实施例还提供一种显示面板，该显示面板包括至少一个如上所述的时序控制器。

本申请实施例提供一种时序控制器及显示面板，该时序控制器通过检测模块在时序控制器处于正常工作状况时输出初始状态的复位控制信号，而在时序控制器出现异常工作状况时输出跳变状态的复位控制信号，然后通过处理模块根据根据复位控制信号由初始状态转变为跳变状态输出时钟复位脉冲信号，并且，在所述时钟复位脉冲信号的脉冲结束之后立即将复位控制信号由跳变状态恢复为初始状态，最后通过时钟数据恢复模块根据时钟复位脉冲信号恢复时序控制器的时钟。

该时序控制器能在处理模块输出的时钟复位脉冲信号的脉冲结束之后，立即由处理模块提前将复位控制信号由跳变状态恢复为初始状态，从而能在时序控制器每次出现异常工作状况都正常输出时钟复位脉冲信号并通过时钟数据恢复模块恢复时序控制器的时钟，由此避免了时序控制器在复位控制信号由跳变状态恢复为初始状态的过渡阶段出现异常工作状况，由于复位控制信号处于跳变状态，处理模块无法正常输出时钟复位脉冲信号，时钟数据恢复模块无法正常恢复时序控制器的时钟，导致时序控制器的时钟无法同步的问题，提高了时序控制器的可靠性。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术的时序控制器的时钟数据恢复电路的结构示意图。

图2为现有技术的时序控制器的时钟数据恢复电路的时序图。

图3为本申请实施例提供的时序控制器的结构示意图。

图4为本申请实施例提供的时序控制器的检测模块的结构示意图。

图5为本申请实施例提供的时序控制器的处理模块的结构示意图。

图6为本申请实施例提供的时序控制器的处理模块的处理单元的结构示意图。

图7(a)为本申请实施例提供的时序控制器的处理模块的处理模块的第二种具体结构示意图。

图7(b)为本申请实施例提供的时序控制器的第一种时序示意图。

图8(a)为本申请实施例提供的时序控制器的处理模块的第二种具体结构示意图。

图8(b)为本申请实施例提供的时序控制器的第二种时序示意图。

图9为本申请实施例提供的时序控制器的时钟复位方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在时序控制器中，时钟数据恢复操作的主要作用是从接收到的信号中提取出数据序列，并且恢复出与数据序列相对应的时钟时序信号，从而还原接收到的具体信息，由此使得时序控制器的时钟与系统保持同步。图1为现有技术的时序控制器的时钟数据恢复电路的结构示意图，图2为现有技术的时序控制器的时钟数据恢复电路的时序图，如图1和图2所示，目前的时序控制器的时钟数据恢复机制是：通过检测模块检测时序控制器的工作状态并在时序控制器正常工作时输出初始状态的复位控制信号reset，然后将复位控制信号reset与复位控制信号reset延迟且取反后得到的延迟取反复位控制信号delay进行或运算，从而输出时钟复位脉冲信号cdrreset，由此通知时钟数据恢复模块恢复时序控制器的时钟，以重新对链路进行训练，使得时序控制器的时钟与系统同步。然后，检测模块在检测到时序控制器恢复正常工作之后(一般在时钟复位脉冲信号cdrreset的脉冲结束之后)，会将复位控制信号reset由低电位恢复到初始状态的高电位，以等待下一次重新启动时正常输出时钟复位脉冲信号cdrreset，从而正常恢复时序控制器的时钟。即，每次检测到异常时，复位控制信号reset都是由初始状态的高电位转换为低电位。

但是，如果时序控制器出现异常工作状况或者在人为控制下连续两次启动，即，在第一次正常启动(t1阶段)和第二次正常启动(t3阶段)之间还存在一次非正常启动(t2阶段)，则可能由于第二次正常启动(t3阶段)距离第一次正常启动(t1阶段)的时间间隔很短，因此复位控制信号reset存在还没有由第一次启动后的低电位恢复到初始状态的高电位的情况(t2阶段)，在非正常启动(t2阶段)的过程中，复位控制信号reset处于由低电位转换为高电位的过渡阶段，这样会导致时钟复位脉冲信号cdrreset无法正常输出(t2阶段无法输出cdrreset信号)，由此使得时钟数据恢复操作失败，这样可能会使得时序控制器的时钟未与系统同步，使得时序控制器的状态不稳定，从而导致显示面板出现画面异常的现象。

为了解决上述问题，参阅图3，图3为本申请实施例提供的时序控制器的结构示意图，该时序控制器包括依次连接的检测模块301、处理模块302和时钟数据恢复模块303，以下对各个模块进行详细说明。

检测模块301，用于响应于时序控制器的正常工作状况而输出初始状态的复位控制信号reset，以及，响应于时序控制器的异常工作状况而输出跳变状态的复位控制信号reset。

其中，时序控制器的异常工作状况是指时序控制器中出现数据传输异常的情况且数据传输异常的情况持续一定时间。

具体地，通过检测模块301检测时序控制器的工作状态，并在时序控制器正常工作时输出初始状态的复位控制信号reset，若时序控制器的工作状态正常，则检测模块301输出的复位控制信号reset保持为初始状态；当时序控制器出现异常工作状况时，检测模块301将复位控制信号reset由初始状态转换为跳变状态。

处理模块302，用于根据跳变状态的复位控制信号reset生成时钟复位脉冲信号cdrreset，以及，响应于时钟复位脉冲信号cdrreset的脉冲结束而将复位控制信号reset由跳变状态恢复为初始状态。

具体地，通过处理模块302监测复位控制信号reset的状态，并在当复位控制信号reset由初始状态转换为跳变状态时，输出时钟复位脉冲信号cdrreset。

进一步地，检测模块301输出的复位控制信号reset由跳变状态恢复为初始状态需要一定的自恢复时长，处理模块302还能够在这段自恢复时长内，将复位控制信号reset提前由跳变状态恢复为初始状态，以防止时序控制器在这段自恢复时长内再次出现异常工作状况时，时钟复位脉冲信号cdrreset无法正常输出的问题。

需要注意的是，为了不对前一次异常状况时输出的时钟复位脉冲信号cdrreset输出干扰，处理模块302将复位控制信号reset提前由跳变状态恢复为初始状态的操作，需要在时钟复位脉冲信号cdrreset的脉冲结束之后再进行，即，处理模块302是在时钟复位脉冲信号cdrreset的脉冲结束之后，将复位控制信号reset由跳变状态恢复为初始状态。

可以理解的是，如果检测模块301输出的复位控制信号reset一直为初始状态，而没有由初始状态转换为跳变状态，则处理模块302不对复位控制信号reset进行任何操作，也不会输出时钟复位脉冲信号cdrreset。

时钟数据恢复模块303，用于根据时钟复位脉冲信号cdrreset恢复时序控制器的时钟。

具体地，时钟数据恢复模块303是恢复时序控制器的时钟的模块，时序控制器通过时钟数据恢复模块303恢复时序控制器的时钟而使得时序控制器的时钟与系统保持同步。

可以理解的是，如果处理模块302不输出时钟复位脉冲信号cdrreset，则时钟数据恢复模块303不进行时钟数据恢复操作。

本申请实施例提供的时序控制器，能在处理模块302输出的时钟复位脉冲信号cdrreset的脉冲结束之后立即将检测模块301输出的复位控制信号reset由跳变状态恢复为初始状态，从而能在时序控制器每次出现异常工作状况都正常输出时钟复位脉冲信号cdrreset，并通过时钟数据恢复模块303恢复时序控制器的时钟，由此避免了时序控制器在复位控制信号reset由跳变状态恢复为初始状态的过渡阶段(自恢复时长)内出现异常工作状况时，由于复位控制信号reset处于跳变状态，处理模块302无法正常输出时钟复位脉冲信号cdrreset，时钟数据恢复模块303无法正常恢复时序控制器的时钟，从而导致时序控制器的时钟无法同步的问题，提高了时序控制器的可靠性。

基于上述实施例，参阅图4，图4为本申请实施例提供的时序控制器的检测模块301的结构示意图，检测模块301包括互相连接的检测单元3011和复位单元3012，其中：

检测单元3011，用于检测时序控制器的工作状态并在时序控制器正常工作时输出初始状态的复位控制信号reset。

复位单元3012，用于在检测单元3011检测到时序控制器出现异常工作状况时，将复位控制信号reset由初始状态转换为跳变状态。

具体地，检测模块301的工作过程为：通过检测单元3011检测时序控制器的工作状态，包括时序控制器中是否出现数据传输异常的情况，以及数据传输异常的情况持续的时间，并在时序控制器正常工作时输出初始状态的复位控制信号reset；在检测单元3011检测到时序控制器中出现数据传输异常的情况且数据传输异常的情况持续一定时间时，则判定时序控制器出现异常工作状况，此时通过复位单元3012将检测单元3011输出的初始状态的复位控制信号reset转换为跳变状态再输出。

可以理解的是，如果检测单元3011检测到时序控制器一直处于正常工作状态而未出现异常工作状况，则一直输出初始状态的复位控制信号reset，换言之，检测单元3011只要检测到时序控制器处于正常工作状态，即使时序控制器是由异常状况转变为正常工作状态，就会输出初始状态的复位控制信号reset，此时，复位单元3012不对复位控制信号reset进行任何操作而直接将复位控制信号reset输出。

基于上述实施例，参阅图5，图5为本申请实施例提供的时序控制器的处理模块的结构示意图，处理模块302包括处理单元3021、延迟取反单元3022和逻辑门单元3023，处理单元3021的输入端与检测模块301的输出端连接，处理单元3021的输出端分别与延迟取反单元3022的输入端和逻辑门单元3023的第一输入端连接，逻辑门单元3023的第二输入端连接延迟取反单元3022的输出端；其中：

处理单元3021用于侦测复位控制信号reset和时钟复位脉冲信号cdrreset的状态，并在时钟复位脉冲信号cdrreset的脉冲结束之后且在复位控制信号reset由跳变状态恢复为初始状态之前，将复位控制信号reset由跳变状态恢复为初始状态。

延迟取反单元3022用于将复位控制信号reset延迟预设时长并进行取反运算，以获得延迟取反复位控制信号cdrreset。

逻辑门单元3023用于根据复位控制信号reset和延迟取反复位控制信号delay进行相应的逻辑运算并输出时钟复位脉冲信号cdrreset，其中，时钟复位脉冲信号cdrreset的脉冲宽度为预设时长。

具体地，处理模块302的工作过程为：利用处理单元3021将复位控制信号reset经过处理后输出，然后通过延迟取反单元3022将复位控制信号reset延迟预设时长并进行取反运算后得到延时取反复位控制信号delay，最后利用逻辑门单元3023将复位控制信号reset和延时取反复位控制信号delay进行逻辑运算后得到时钟复位脉冲信号cdrreset。可以理解的是，时钟复位脉冲信号cdrreset的脉冲宽度即为延时取反复位控制信号delay将复位控制信号reset所延迟的预设时长。

其中，处理单元3021对复位控制信号reset的处理过程具体为：若处理单元3021侦测到时钟复位脉冲信号cdrreset的脉冲结束之后且复位控制信号reset还未由跳变状态恢复为初始状态时，将复位控制信号reset由跳变状态恢复为初始状态。可以理解的是，当处理单元3021未侦测到时钟复位脉冲信号cdrreset的脉冲结束之后且复位控制信号reset还未由跳变状态恢复为初始状态这一触发条件时，则不改变复位控制信号reset而将复位控制信号reset直接输出。

基于上述实施例，参阅图6，图6为本申请实施例提供的时序控制器的处理模块的处理单元的结构示意图，处理单元3021包括侦测子单元30211和恢复子单元30212。其中：

侦测子单元30211用于侦测复位控制信号reset和时钟复位脉冲信号cdrreset的状态。

恢复子单元30212用于在侦测子单元30211侦测到时钟复位脉冲信号cdrreset的脉冲结束之后且在复位控制信号reset由跳变状态恢复为初始状态之前，将复位控制信号reset由跳变状态恢复为初始状态。

基于上述实施例，参阅图7(a)和图7(b)，图7(a)为本申请实施例提供的时序控制器的处理模块的第一种具体结构示意图，图7(b)为本申请实施例提供的时序控制器的第一种时序示意图，本申请实施例中复位控制信号reset的初始状态的电位为高电位，且跳变状态的电位为低电位，相应地，处理模块302的逻辑门单元为或门。

其中，对照参阅图3和图7(b)，图7(b)中的t1阶段表示时序控制器第一次出现异常工作状况时的正常启动，a1阶段表示处理模块302在所述时钟复位脉冲信号cdrreset的脉冲结束之后且在复位控制信号reset由跳变状态恢复为初始状态之前，将复位控制信号reset由跳变状态恢复为初始状态的阶段，t2阶段表示时序控制器第二次出现异常工作状况时的正常启动(即图2中的非正常启动)。

具体地，时序控制器基于检测模块301、处理模块302和时钟数据恢复模块303输出复位控制信号reset、延时取反复位控制信号delay和时钟复位脉冲信号cdrreset进行工作的具体过程为：

当检测模块301输出的复位控制信号reset由初始状态的高电位转换为跳变状态的低电位时，处理模块302将复位控制信号reset延迟预设时长并进行取反运算后得到延时取反复位控制信号delay，并将复位控制信号reset和延时取反复位控制信号delay进行或运算，则在复位控制信号reset由高电位转换为低电位时，延时取反复位控制信号delay仍为低电位，此刻开始输出低电位的时钟复位脉冲信号cdrreset；在延时取反复位控制信号delay由低电位转换为高电位时，时钟复位脉冲信号cdrreset由低电位转换为高电位，即时钟复位脉冲信号cdrreset结束，因此时钟复位脉冲信号cdrreset的脉冲宽度即为延时取反复位控制信号delay将复位控制信号reset所延迟的预设时长。然后，处理模块302在复位控制信号reset在时钟复位脉冲信号cdrreset结束之后且还未由检测模块301将其由低电位恢复为高电位的阶段，提前将复位控制信号reset由低电位恢复为高电位(a1阶段)，这样能防止时序控制器在该阶段出现异常工作状况时由于复位控制信号reset仍为低电位，导致处理模块302不能正常输出时钟复位脉冲信号cdrreset，从而使时钟数据恢复模块303不能正常恢复时序控制器的时钟。

或者，参阅图8(a)和图8(b)，图8(a)为本申请实施例提供的时序控制器的处理模块的第二种具体结构示意图，图8(b)为本申请实施例提供的时序控制器的第二种时序示意图，本申请实施例中复位控制信号reset的初始状态的电位为低电位，且跳变状态的电位为高电位，相应地，处理模块302的逻辑门单元为与门。在本申请实施例中，该时序控制器的具体工作过程与上述实施例类似，此处不再赘述。

需要强调的是，图7(b)和图8(b)中的延时取反复位控制信号delay为复位控制信号reset进行延迟得到的，时钟复位脉冲信号cdrreset为复位控制信号reset和延时取反复位控制信号delay进行逻辑运算生成的。具体而言，图7(b)对应为时钟复位脉冲信号cdrreset由复位控制信号reset和延时取反复位控制信号delay进行“或”运算生成的情况，因此，图7(b)中的时钟复位脉冲信号cdrreset的下降沿的开始时刻为复位控制信号reset的下降沿的结束时刻，时钟复位脉冲信号cdrreset的上升沿的开始时刻为延时取反复位控制信号delay的上升沿的结束时刻；图8(b)对应为时钟复位脉冲信号cdrreset由复位控制信号reset和延时取反复位控制信号delay进行“与”运算生成的情况，因此，图8(b)中的时钟复位脉冲信号cdrreset的上升沿的开始时刻为复位控制信号reset的上升沿的结束时刻，时钟复位脉冲信号cdrreset的下降沿的开始时刻为延时取反复位控制信号delay的下降沿的结束时刻。

基于上述实施例，参阅图3和图9，图9为本申请实施例提供的时序控制器的时钟复位方法的流程示意图，该时序控制器包括依次连接的检测模块301、处理模块302和时钟数据恢复模块303；该时钟复位方法包括以下步骤：

s1、通过检测模块301响应于时序控制器的正常工作状况而输出初始状态的复位控制信号reset，以及，响应于时序控制器的异常工作状况而输出跳变状态的复位控制信号reset。

s2、通过处理模块302根据跳变状态的复位控制信号reset生成时钟复位脉冲信号cdrreset，以及，响应于时钟复位脉冲信号cdrreset的脉冲结束而将复位控制信号reset由跳变状态恢复为初始状态。

s3、通过时钟数据恢复模块303根据时钟复位脉冲信号cdrreset恢复时序控制器的时钟。

本申请实施例提供的时序控制器的时钟复位方法，能够在每次时钟复位脉冲信号cdrreset输出之后，立即将复位控制信号reset由跳变状态恢复为初始状态，由此避免了该时序控制器在复位控制信号reset由跳变状态恢复为初始状态的过渡阶段出现异常工作状况时，时钟复位脉冲信号cdrreset无法正常输出，从而无法正常恢复时序控制器的时钟的问题，也就是说，该时序控制器能够应用于连续多次启动的情况，在连续多次启动的每次启动后都正常输出时钟复位脉冲信号cdrreset，从而恢复时序控制器的时钟，提高了时序控制器的时钟数据恢复操作的可靠性。

基于上述实施例，参阅图5，处理模块302包括处理单元3021、延迟取反单元3022和逻辑门单元3023，处理单元3021的输入端与检测模块301的输出端连接，处理单元3021的输出端分别与延迟取反单元3022的输入端和逻辑门单元3023的第一输入端连接，逻辑门单元3023的第二输入端连接延迟取反单元3022的输出端；

通过处理模块302在复位控制信号由初始状态转换为跳变状态时输出时钟复位脉冲信号cdrreset，具体包括：

通过处理单元3021输出复位控制信号reset。

通过延迟取反单元3022将复位控制信号reset延迟预设时长并进行取反运算，以获得延迟取反复位控制信号delay。

通过逻辑门单元3023根据复位控制信号reset和延迟取反复位控制信号delay进行相应的逻辑运算，并在复位控制信号由初始状态转换为跳变状态时输出时钟复位脉冲信号cdrreset；其中，时钟复位脉冲信号cdrreset的脉冲宽度为预设时长。

基于上述实施例，参阅图6，处理单元3021包括互相连接的侦测子单元30211和恢复子单元30212；

在时钟复位脉冲信号cdrreset的脉冲结束之后且在复位控制信号由跳变状态恢复为初始状态之前，将复位控制信号reset由跳变状态恢复为初始状态，具体包括：

通过侦测单元30211侦测复位控制信号reset的状态和时钟复位脉冲信号cdrreset的状态。

通过恢复子单元30212在侦测子单元30211侦测到时钟复位脉冲信号cdrreset的脉冲结束之后且在复位控制信号reset由跳变状态恢复为初始状态之前，将复位控制信号reset由跳变状态恢复为初始状态。

基于同一发明构思，本申请实施例还提供一种显示面板，该显示面板包括至少一个上述任一实施方式所述的时序控制器。该显示面板与该时序控制器具有相同的结构和有益效果，由于上述各实施例已经对该时序控制器进行了详细的描述，此处不再赘述。

最后需要强调的是，随着消费升级和技术发展，显示面板的尺寸越来越大，规格也越来越高，目前的高阶产品由于高解析度和刷新率的需求，一颗时序控制器芯片已经不能满足需求，因此经常需要用到两颗以上的时序控制器芯片。而时序控制器的时钟系统是否同步，对于显示面板的稳定性和可靠性尤为重要，因此针对显示面板所包括的一个或多个时序控制器，只要其中一个时序控制器的时钟未与系统保持同步，则都需要使其恢复时序控制器的时钟，从而使得所有时序控制器的时钟均保持同步。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。