电致发光显示装置的制作方法

电致发光显示装置
1.相关申请的交叉引用
2.本技术要求于2020年10月21日在大韩民国提交的韩国专利申请第10-2020-0136733号的优先权权益，出于所有目的将其全部内容通过引用并入于此，就像在本文中完整阐述一样。
技术领域
3.本公开涉及一种电致发光显示装置。


背景技术：

4.随着信息化社会的到来，对各种类型的显示装置的需求增加。近来，已经使用各种平面显示装置，例如电致发光显示装置，包括有机发光二极管(oled)显示装置、量子点发光二极管(qled)显示装置和微型发光二极管(微型led)显示装置。
5.因为电致发光显示装置具有小尺寸、轻重量、薄外形和低功率驱动的优点，所以其被广泛使用。
6.近来，电致发光显示装置使用面板内栅极(gip)类型，并且在显示区域的两侧处形成栅极驱动电路。
7.在这种情况下，显示装置的边框的宽度增加。


技术实现要素：

8.因此，本公开涉及一种基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题的电致发光显示装置。
9.本公开的一个优点在于提供一种能够减小边框的宽度并实现窄边框的电致发光显示装置。
10.本公开的其他特征和优点将在随后的描述中阐述，并且部分将从描述中变得明显，或者可以通过本公开的实践而获知。本公开的这些和其他优点将通过在本公开中特别指出的结构来实现和获得。
11.为了实现这些和其他优点并且根据本公开的目的，如在本文中实施和广泛描述的，一种电致发光显示装置包括：显示面板，其包括显示区域和围绕显示区域的非显示区域，显示区域包括多个像素布置区域和在多个像素布置区域之间的多个扫描电路区域；扫描驱动电路，其形成在多个扫描电路区域中；以及传输时钟信号的时钟信号线以及位于时钟信号线的两侧的第一电压线和第二电压线，时钟信号线以及第一电压线和第二电压线位于扫描电路区域中，其中，第一电压线传输低电位驱动电压，该低电位驱动电压被提供给对应于显示区域的阴极。
12.在另一方面，一种电致发光显示装置包括：显示面板，其包括显示区域和围绕显示区域的非显示区域，显示区域包括多个像素布置区域和在多个像素布置区域之间的多个扫描电路区域；扫描驱动电路，其形成在多个扫描电路区域中；以及传输时钟信号的时钟信号
线以及位于时钟信号线的两侧的第一电压线和第二电压线，时钟信号线以及第一电压线和第二电压线位于扫描电路区域中，其中，第一电压线和第二电压线传输不同直流(dc)波形的电压。
13.应该理解，前述一般描述和以下详细描述二者都是示例性和说明性的，并且旨在提供对所要求保护的本公开的进一步说明。
附图说明
14.附图被包括以提供对本公开的进一步理解并且被并入本说明中以及构成本说明书的一部分，其示出了本公开的实施方式，并且与描述一起用于说明本公开的原理。
15.图1是示出根据本公开的实施方式的电致发光显示装置的视图；
16.图2是示出根据本公开的实施方式的扫描驱动电路的栅极信号生成电路的概念性配置的视图；
17.图3是示出根据本公开的实施方式的扫描驱动电路的发射信号生成电路的概念性配置的视图；
18.图4是示意性地示出根据本公开的实施方式的扫描驱动电路的栅极信号生成电路和发射信号生成电路的布置的示例的视图；
19.图5是示意性地示出根据本公开的实施方式的像素块的配置的视图；
20.图6是示意性地示出根据本公开的实施方式的沿着栅极信号生成电路所在的扫描电路区域形成的信号线的视图；
21.图7是示意性地示出根据本公开的实施方式的沿着发射信号生成电路所在的扫描电路区域形成的信号线的视图；
22.图8是示意性地示出根据本公开的实施方式的显示面板的阴极和传输低电位驱动电压的线的示例的视图；
23.图9是示出根据本公开的实施方式的像素块中的像素和公共控制电路块的结构的示例的视图；
24.图10是驱动图9的像素和公共控制电路块的信号的波形图；
25.图11是示意性地示出根据本公开的另一实施方式的扫描驱动电路的栅极信号生成电路的布置的示例的视图；
26.图12是示意性地示出根据本公开的另一实施方式的扫描驱动电路的发射信号生成电路的布置的示例的视图；以及
27.图13是示意性地示出根据本公开的另一实施方式的电致发光显示装置的显示面板的视图。
具体实施方式
28.现在将详细参考其示例在附图中示出的示例性实施方式。在整个附图中可以使用相同的附图标记来指代相同或相似的部分。
29.图1是示出根据本公开的实施方式的电致发光显示装置的视图。
30.参照图1，电致发光显示装置10可以包括多个像素以矩阵形式布置的显示面板100和驱动显示面板100的面板驱动电路。
31.驱动显示面板100的面板驱动电路可以包括数据驱动电路200、扫描驱动电路500、时序控制电路300和电力供应电路400。
32.关于显示面板100，显示面板100可以包括其中布置有像素区域并显示图像的显示区域(或有源区域)aa，以及位于显示区域aa外部并围绕显示区域aa的非显示区域(或非有源区域)na。
33.显示区域aa中的每个像素可以包括发射不同颜色的多个子像素。例如，每个像素可以包括沿每个行线方向相邻布置的红色(r)子像素、绿色(g)子像素和蓝色(b)子像素。下面详细说明像素和子像素。
34.可以在显示面板100中的基板上形成传输驱动信号以驱动像素(或子像素)的各种信号线。在这方面，例如，传输作为图像信号的数据信号(或数据电压)的多条数据线中的每条数据线可以沿列线方向(或垂直方向或第一方向)延伸并连接至相应列线上的子像素。此外，传输栅极信号的多条栅极线中的每条栅极线可以沿行线方向(或水平方向或第二方向)延伸并连接至相应行线上的子像素。此外，与栅极线平行并沿行方向延伸的多条发射线中的每条发射线可以连接至相应列线上的子像素。下面详细说明显示面板100的这些信号线。
35.时序控制电路300可以控制数据驱动电路200和扫描驱动电路500的驱动时序。
36.在这方面，时序控制电路300可以根据显示面板100的光学特性处理从外部系统输入的数字数据信号da并提供处理后的数据信号。
37.时序控制电路300可以基于从外部系统输入的诸如垂直同步信号、水平同步信号、时钟信号和数据使能信号的时序信号，生成控制数据驱动电路200的驱动时序的数据控制信号(dcs)和控制扫描驱动电路500的驱动时序的扫描控制信号(scs)。
38.电力供应电路400可以提供驱动电致发光显示装置10的部件的各种电压。例如，电力供应电路400可以输出驱动扫描驱动电路500的第一逻辑电压(或低逻辑电压)vgl和第二逻辑电压(或高逻辑电压)vgh以及驱动显示面板100的第一电力电压(或低电位驱动电压)vss和第二电力电压(或高电位驱动电压)vdd。
39.数据驱动电路200可以驱动数据线。在这方面，数据驱动电路200可以基于数据控制信号dcs将数字数据信号da转换为模拟数据信号(即，数据电压)，并将模拟数据信号提供给相应的数据线。
40.数据驱动电路200可以以ic类型配置。在这方面，数据驱动电路200可以包括至少一个驱动ic。在本实施方式中，数据驱动电路200可以配置有多个驱动ic。每个驱动ic可以安装在柔性电路膜210上并连接至显示面板100。可替选地，驱动ic可以直接安装在显示面板100的基板上，如以cog类型ic配置的。
41.在柔性电路膜210中，用于将控制信号scs以及驱动扫描驱动电路500的电压vgl和vgh以及驱动显示面板100的电压vss和vdd传输至显示面板100的线，可以形成在驱动ic外部的部分处。
42.扫描驱动电路500可以向与其相连的栅极线和发射线输出相应的扫描信号，并驱动栅极线和发射线。在这方面，扫描驱动电路500可以基于扫描控制信号scs生成扫描信号例如栅极信号和发射信号，并将这些信号提供给相应的信号线。在这方面，扫描驱动电路500可以以顺序线扫描的方式将栅极信号输出至栅极线，并以顺序线扫描的方式将发射信号输出至发射线。
43.扫描驱动电路500可以以gip类型直接形成在显示面板100的阵列基板处。
44.在本实施方式中，扫描驱动电路500可以不形成在非显示区域na中，而是可以形成为分散在显示区域aa中。
45.在这方面，显示区域aa可以包括其中布置有像素的多个像素布置区域da，以及位于多个像素布置区域da之间并形成扫描驱动电路500的多个扫描电路区域sa。
46.以矩阵形式布置的多个像素可以位于每个像素布置区域da中，并且像素布置区域da可以基本上产生图像。像素布置区域da可以沿列线方向彼此平行延伸，并且可以沿行线方向以其间的扫描电路区域sa而彼此隔开。
47.每个扫描电路区域sa可以位于相邻的像素布置区域da之间，并且构成扫描驱动电路500的部分电路可以形成在每个扫描电路区域sa处。扫描电路区域sa可以沿列线方向彼此平行延伸，并且可以沿行线方向以其间的像素布置区域da而彼此隔开。
48.如上所述，显示区域aa可以被配置成使得扫描电路区域sa分散在显示区域aa内部并且作为实际图像显示区域的像素布置区域da被划分。
49.布置在显示区域aa中的多个像素布置区域da可以形成为具有基本上相同的行线方向的宽度。在这方面，多个像素布置区域da可以具有沿行线方向布置的相同数量的像素。
50.布置在显示区域aa中的多个扫描电路区域sa可以形成为具有基本上相同的行线方向的宽度。此外，扫描电路区域sa可以具有相同的间隔(或间距)，并且在这种情况下，多个像素布置区域da具有基本上相同的宽度。
51.如上所述，在本实施方式中，生成扫描信号的扫描驱动电路500可以形成在显示区域aa中。因此，因为不需要在非显示区域na中形成扫描驱动电路500，所以可以减小非显示区域na的宽度并且可以有效地实现窄边框。
52.此外，扫描驱动电路500可以被配置成使得多个扫描信号生成电路可以形成在多个扫描电路区域sa上方，每个扫描信号生成电路都是生成扫描信号的单元电路。例如，对于在显示区域aa中限定的m个扫描电路区域sa，可以形成k个扫描信号生成电路(其中k为1以上且为m或以下的自然数)。多个扫描信号生成电路可以在整个显示区域aa上彼此间隔开。因此，可以显著降低扫描信号因在显示区域aa的行线方向上的位置的偏差，从而可以改进整个显示区域aa上的驱动特性的均匀性并且可以改进显示质量。
53.详细说明扫描驱动电路500的配置。
54.图2是示出根据本公开的实施方式的扫描驱动电路的栅极信号生成电路的概念性配置的视图，以及图3是示出根据本公开的实施方式的扫描驱动电路的发射信号生成电路的概念性配置的视图。
55.参照图1至图3，扫描驱动电路500可以包括作为生成栅极信号vg的扫描信号生成电路的栅极信号生成电路gc和作为生成发射信号vem的扫描信号生成电路的发射信号生成电路ec。
56.参照图2，栅极信号生成电路gc可以包括彼此级联连接的并且顺序地生成栅极信号vg到相应的行线的多个级stgg。出于说明的目的，示出了与一些行线(第1线、第2线、第(n-1)线和第n线)相对应的级(stgg[1]、stgg[2]、stgg[n-1]和stgg[n])。
[0057]
尽管附图中未示出，但是每一级stgg可以包括多个晶体管和至少一个电容器以输出栅极信号vg作为扫描信号。例如，每一级stgg可以包括彼此串联连接的q晶体管和qb晶体
管以及控制q晶体管和qb晶体管的开关操作的控制电路，其中输出节点(或输出端)连接至相应的栅极线gl并位于q晶体管与qb晶体管之间。q晶体管可以向栅极线gl输出导通电平的栅极信号vg，并且qb晶体管可以向栅极线gl输出截止电平的栅极信号vg。例如，在连接至栅极线gl的子像素的开关晶体管是p型晶体管的情况下，q晶体管可以输出低电平的栅极信号vg并且qb晶体管可以输出高电平的栅极信号vg。
[0058]
每一级stgg可以接收例如从前一级输出的栅极信号vg并将其用作起始信号。例如，级stgg[2]可以接收从级stgg[1]输出的栅极信号vg[1]并将其用作起始信号，级stgg[n]可以接收从级stgg[n-1]输出的栅极信号vg[n-1]并将其用作起始信号，等等。第一行线的级stgg[1]可以接收额外的起始信号gvst。
[0059]
级stgg可以接收彼此具有不同相位的时钟信号例如第一栅极时钟信号gclk和第二栅极时钟信号gclkb，以及彼此相位相反的第一逻辑电压vgl和第二逻辑电压vgh。
[0060]
级stgg可以在相应行线的水平时段内通过q晶体管输出相应的栅极时钟信号作为栅极信号vg。例如，第一级stgg[1]可以通过其q晶体管输出第一栅极时钟信号gclk作为栅极信号vg[1]，并且第二级stgg[2]可以通过其q晶体管输出第二栅极时钟信号gclkb作为栅极信号vg[2]。
[0061]
级stgg可以在水平时段之后通过qb晶体管输出截止电平电压的第一逻辑电压vgl或第二逻辑电压vgh作为栅极信号vg。例如，在连接至栅极线gl的子像素的开关晶体管是p型晶体管的情况下，可以输出为高逻辑电压的第二逻辑电压vgh作为栅极信号vg。
[0062]
如上所述，关于在每条行线上生成栅极信号vg的栅极信号生成电路gc，可以在显示区域aa内布置多个栅极信号生成电路gc。换言之，多个栅极信号生成电路gc可以布置在显示区域aa中，为此，形成有多个栅极信号生成电路gc的扫描电路区域sa可以位于显示区域aa中。
[0063]
参照图3，发射信号生成电路ec可以被配置为类似于栅极信号生成电路gc。发射信号生成电路ec可以包括彼此级联连接的并且顺序地生成发射信号vem到相应的行线的多个级stge。出于说明的目的，示出了与一些行线(第1线、第2线、第(n-1)线和第n线)相对应的级(stge[1]、stge[2]、stge[n-1]和stge[n])。
[0064]
尽管附图中未示出，但是每一级stge可以包括多个晶体管和至少一个电容器以输出栅极信号vem作为扫描信号。例如，每一级stge可以包括彼此串联连接的q晶体管和qb晶体管以及控制q晶体管和qb晶体管的开关操作的控制电路，其中输出节点(或输出端)连接至相应的发射线el并位于q晶体管与qb晶体管之间。q晶体管可以向发射线el输出导通电平的发射信号vem，并且qb晶体管可以向发射线el输出截止电平的发射信号vem。例如，在连接至发射线el的子像素的开关晶体管是p型晶体管的情况下，q晶体管可以输出低电平的发射信号vem，并且qb晶体管可以输出高电平的发射信号vem。
[0065]
每一级stge可以接收例如从前一级输出的发射信号vem并将其用作起始信号。例如，级stge[2]可以接收从级stge[1]输出的发射信号vem[1]并将其用作起始信号，级stge[n]可以接收从级stge[n-1]输出的发射信号vem[n-1]并将其用作起始信号，等等。第一行线的级stge[1]可以接收额外的起始信号evst。
[0066]
级stge可以接收彼此具有不同相位的时钟信号例如第一发射时钟信号eclk和第二发射时钟信号eclkb以及彼此相位相反的第一逻辑电压vgl和第二逻辑电压vgh。
[0067]
级stge可以在相应行线的发射时段内通过q晶体管输出导通电平电压的第一逻辑电压vgl和第二逻辑电压vgh中的一个作为发射信号vem，并且级stge可以在发射时段之后(即，非发射时段内)通过qb晶体管输出截止电平电压的第一逻辑电压vgl和第二逻辑电压vgh中的另一个作为发射信号vem。例如，在连接至发射线el的子像素的开关晶体管是p型晶体管的情况下，低逻辑电压的第一逻辑电压vgl可以在发射时段内通过q晶体管输出，而高逻辑电压的第二逻辑电压vgh可以在非发射时段内通过qb晶体管输出。
[0068]
如上所述，关于在每条行线上生成发射信号vem的发射信号生成电路ec，多个发射信号生成电路ec可以布置在显示区域aa内。换言之，多个发射信号生成电路ec可以布置在显示区域aa中，为此，形成有多个发射信号生成电路ec的扫描电路区域sa可以位于显示区域aa中。
[0069]
下面描述显示区域aa中的栅极信号生成电路gc和发射信号生成电路ec的布置。
[0070]
图4是示意性地示出根据本公开的实施方式的扫描驱动电路的栅极信号生成电路和发射信号生成电路的布置的示例的视图，以及图5是示意性地示出根据本公开的实施方式的像素块的配置的视图。
[0071]
在图4中，出于说明的目的，示出了布置在显示区域aa中的一个栅极信号生成电路gc和一个发射信号生成电路ec。可以在显示区域aa中沿列线方向重复图4中示出的布置，并且可以在显示区域aa中形成多个栅极信号生成电路gc和多个发射信号生成电路ec。
[0072]
参照图1至图4，每个栅极信号生成电路gc可以形成在例如相邻的扫描电路区域sa处，并且每个发射信号生成电路ec可以形成在例如相邻的扫描电路区域sa处。
[0073]
在本实施方式中，作为图4中示出的示例，栅极信号生成电路gc形成在两个相邻的扫描电路区域sa处，发射信号生成电路ec形成在两个相邻的扫描电路区域sa处，并且栅极信号生成电路gc和发射信号生成电路ec形成在不同的扫描电路区域sa处。
[0074]
栅极信号生成电路gc可以以栅极信号生成电路gc被划分在两个扫描电路区域sa中的结构形成。例如，栅极信号生成电路gc的级stgg可以配置有分别在两个扫描电路区域sa中分开形成的第一电路部分dg1和第二电路部分dg2。在本实施方式中，通过示例的方式示出了级stgg的输出端位于第一电路部分dg1且第一电路部分dg1向相应的栅极线gl输出栅极信号vg的配置。
[0075]
类似于栅极信号生成电路gc，发射信号生成电路ec可以以发射信号生成电路ec被划分在两个扫描电路区域sa中的结构形成。例如，发射信号生成电路ec的级stge可以配置有分别在两个扫描电路区域sa中分开形成的第一电路部分de1和第二电路部分de2。在本实施方式中，通过示例的方式示出了级stge的输出端位于第一电路部分de1且第一电路部分de1向相应的发射线el输出发射信号ve的配置。
[0076]
在像素布置区域da中，像素块pb可以位于多条行线中的每条行线上。换言之，多个像素块pb可以沿列线方向布置。
[0077]
关于像素块pb，参照图5，可以在每条行线的像素块pb中形成沿行方向布置的多个像素p。在像素块pb中，公共控制电路块c可以位于相邻的像素p之间。例如，在像素块pb中，可以布置i个像素p，可以布置插入在相邻像素p之间的(i-1)个公共控制电路块c。
[0078]
在本实施方式中，出于说明的目的，通过示例的方式示出了两个像素p和两个像素p之间的一个公共控制电路块c的布置。
[0079]
每个像素p可以包括沿行方向彼此相邻并具有不同颜色的多个子像素sp。例如，多个子像素sp可以包括红色的第一子像素sp1、绿色的第二子像素sp2和蓝色的第三子像素sp3。
[0080]
像素块pb的公共控制电路块c可以共同连接至与公共控制电路块c相邻的像素p的第一子像素sp1至第三子像素sp3，并且可以共同控制这些子像素sp1至sp3的存储电容器。
[0081]
如图5所示，在两个像素p和一个公共控制电路块c位于像素块pb中的情况下，公共控制电路块c可以共同连接至位于公共控制电路块c的两侧的所有两个像素p(即，两个像素p的所有第一子像素sp1至第三子像素sp3)。在3个或更多像素p和其数量比像素p的数量少1的公共控制电路块c位于像素块pb中的情况下，公共控制电路块c之一可以连接至像素p之一，并且其他公共控制电路块c中的每一个可以连接至其他公共控制电路块c中的每一个的两侧处的像素p。
[0082]
在上述配置的像素块pb中，像素p可以位于像素块pb的两个最外侧(即，左侧最外侧和右侧最外侧)。
[0083]
扫描电路区域sa可以是其中可以放置公共控制电路区域c的区域。
[0084]
在这方面，关于每条行线上的布置，像素块pb和扫描电路区域sa交替布置，并且，在像素块pb中，像素p和公共控制电路块c交替布置并且像素p布置在像素块pb的两侧处。因此，与公共控制电路块c一样，扫描电路区域sa位于两个相邻的像素p之间。
[0085]
因此，公共控制电路块c可以形成为具有与扫描电路区域sa的宽度基本上相等的宽度。
[0086]
因此，在本实施方式中，能够被分配为公共控制电路块c的区域的区域可以用于扫描电路区域sa，从而在显示区域aa中不需要另外准备用于扫描驱动电路500的额外区域。此外，在显示区域aa中交替布置像素p和驱动该像素的驱动电路(公共控制电路块c或扫描驱动电路500)的规律性可以基本上保持，从而不会降低显示质量，而是可以充分实现。
[0087]
在本实施方式中，传输第一电力电压vss、即低电位驱动电压vss的电压线可以位于扫描电路区域sa中，该低电位驱动电压vss是驱动包括在子像素sp中的发光二极管的驱动电压并且被施加至发光二极管的阴极。因此，不需要在位于显示区域aa两侧的非显示区域na中形成用于传输低电位驱动电压vss的宽宽度的传输线，并且因此可以减小非显示区域na的宽度以及可以有效地实现窄边框。
[0088]
描述了在显示区域aa中嵌入传输低电位驱动电压vss的电压线。
[0089]
图6是示意性地示出根据本公开的实施方式的沿着栅极信号生成电路所在的扫描电路区域形成的信号线的视图。图7是示意性地示出根据本公开的实施方式的沿着发射信号生成电路所在的扫描电路区域形成的信号线的视图。
[0090]
参照图6和图7，在扫描电路区域sa中，沿着扫描电路区域sa在其上延伸的列线方向传输信号的多条传输线可以延伸。
[0091]
在这方面，例如，如图6所示，在栅极信号生成电路gc所在的每个扫描电路区域sa中，可以布置传输栅极时钟信号gclk或gclkb的时钟信号线cl以及传输低电位驱动电压vss的第一电压线pl1和传输逻辑电压vgl或vgh的第二电压线pl2。
[0092]
分别传输第一栅极时钟信号gclk和第二栅极时钟信号gclkb的时钟信号线cl可以位于不同的扫描电路区域sa中。例如，传输第一栅极时钟信号gclk的时钟信号线cl可以位
于其中可以形成级stgg的第一电路部分dg1的扫描电路区域sa中，并且传输第二栅极时钟信号gclkb的时钟信号线cl可以位于其中可以形成级stgg的第二电路部分dg2的扫描电路区域sa中。
[0093]
以类似的方式，分别传输第一逻辑电压vgl和第二逻辑电压vgh的第二电压线pl2可以位于不同的扫描电路区域sa中。例如，传输第一逻辑电压vgl的第二电压线pl2可以位于其中可以形成级stgg的第一电路部分dg1的扫描电路区域sa中，并且传输第二逻辑电压vgh的第二电压线pl2可以位于其中可以形成级stgg的第二电路部分dg2的扫描电路区域sa中。
[0094]
传输低电位驱动电压vss的第一电压线pl1可以位于其中可以形成级stgg的第一电路部分dg1的扫描电路区域sa中和其中可以形成级stgg的第二电路部分dg2的扫描电路区域sa中。
[0095]
在本实施方式中，关于每个扫描电路区域sa的信号传输线的布置，时钟信号线cl可以被配置成位于第一电压线pl1与第二电压线pl2之间。
[0096]
在这方面，沿时钟信号线cl传输的栅极时钟信号gclk或gclkb是具有相位周期性变化的脉冲波形的信号、即具有交流(ac)波形的信号。ac波形信号会干扰与扫描电路区域sa的两侧相邻的像素块pb中的子像素sp的驱动，从而显示质量可能降低。
[0097]
在本实施方式中，在时钟信号线cl的两侧中的每一侧处，放置有传输作为具有dc波形的电压信号的低电位驱动电压vss的第一电压线pl1、传输作为具有dc波形的电压信号的逻辑电压vgl或vgh的第二电压线pl2。换言之，时钟信号线cl位于第一电压线pl1与第二电压线pl2之间。
[0098]
因此，施加有dc波形的低电位驱动电压vss的第一电压线pl1可以用于阻挡栅极时钟信号gclk或gclkb对与第一电压线pl1相邻放置的像素块pb中的子像素sp的干扰。类似地，施加有dc波形的逻辑电压vgl或vgh的第二电压线pl2可以用于阻挡栅极时钟信号gclk或gclkb对与第二电压线pl2相邻放置的像素块pb中的子像素sp的干扰。
[0099]
因此，可以防止时钟信号对与扫描电路区域sa相邻的像素块pb中的子像素sp的驱动干扰，并且因此可以确保显示质量。
[0100]
可以形成用于在相邻扫描电路区域sa之间传输信号的传输线tl。在这方面，例如，如图6所示，在栅极信号生成电路gc被配置成被划分在相邻的扫描电路区域sa处的情况下，级stgg的第一电路部分dg1和第二电路部分dg2可能需要彼此连接以用于其间的信号传输，为此，可以形成传输线tl。
[0101]
此外，根据扫描驱动电路500的设计等，可能需要将第一逻辑电压vgl或第二逻辑电压vgh提供给与传输第一逻辑电压vgl或第二逻辑电压vgh的第二电压线pl2所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路部分，或者将第一栅极时钟信号gclk或第二栅极时钟信号gclkb提供给与传输第一栅极时钟信号gclk或第二栅极时钟信号gclkb的时钟信号线cl所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路部分，为此，可以采用传输线tl。
[0102]
传输线tl可以沿行延伸方向与栅极线gl平行延伸。
[0103]
如图7所示，发射信号生成电路ec所在的每个扫描电路区域sa可以与栅极信号生成电路gc所在的每个扫描电路区域sa类似地配置。
[0104]
在这方面，在发射信号生成电路ec所在的每个扫描电路区域sa中，可以布置传输发射时钟信号eclk或eclkb的时钟信号线cl以及传输低电位驱动电压vss的第一电压线pl1和传输逻辑电压vgl或vgh的第二电压线pl2。
[0105]
分别传输第一发射时钟信号eclk和第二发射时钟信号eclkb的时钟信号线cl可以位于不同的扫描电路区域sa中。例如，传输第一发射时钟信号eclk的时钟信号线cl可以位于其中可以形成级stge的第一电路部分de1的扫描电路区域sa中，并且传输第二发射时钟信号eclkb的时钟信号线cl可以位于其中可以形成级stge的第二电路部分de2的扫描电路区域sa中。
[0106]
以类似的方式，分别传输第一逻辑电压vgl和第二逻辑电压vgh的第二电压线pl2可以位于不同的扫描电路区域sa中。例如，传输第一逻辑vgl的第二电压线pl2可以位于可以形成级stge的第一电路部分de1的扫描电路区域sa中，并且传输第二逻辑电压vgh的第二电压线pl2可以位于可以形成级stge的第二电路部分de2的扫描电路区域sa中。
[0107]
传输低电位驱动电压vss的第一电压线pl1可以位于其中可以形成级stge的第一电路部分de1的扫描电路区域sa中和其中可以形成级stge的第二电路部分de2的扫描电路区域sa中。
[0108]
在本实施方式中，关于每个扫描电路区域sa的信号传输线的布置，时钟信号线cl可以被配置成位于第一电压线pl1与第二电压线pl2之间。
[0109]
在这方面，沿时钟信号线cl传输的发射时钟信号eclk或eclkb是具有相位周期性变化的脉冲波形的信号、即具有ac波形的信号。ac波形信号会干扰与扫描电路区域sa的两侧相邻的像素块pb中的子像素sp的驱动，从而显示质量可能降低。
[0110]
在本实施方式中，在时钟信号线cl的两侧中的每一侧处，放置有传输作为具有dc波形的电压信号的低电位驱动电压vss的第一电压线pl1、传输作为具有dc波形的电压信号的逻辑电压vgl或vgh的第二电压线pl2。换言之，时钟信号线cl位于第一电压线pl1与第二电压线pl2之间。
[0111]
因此，施加有dc波形的低电位驱动电压vss的第一电压线pl1可以用于阻挡发射时钟信号eclk或eclkb对与第一电压线pl1相邻放置的像素块pb中的子像素sp的干扰。类似地，施加有dc波形的逻辑电压vgl或vgh的第二电压线pl2可以用于阻挡发射时钟信号eclk或eclkb对与第二电压线pl2相邻放置的像素块pb中的子像素sp的干扰。
[0112]
因此，可以防止时钟信号对与扫描电路区域sa相邻的像素块pb中的子像素sp的驱动干扰，并且因此可以确保显示质量。
[0113]
可以形成用于在相邻扫描电路区域sa之间传输信号的传输线tl。在这方面，例如，如图7所示，在发射信号生成电路ec被配置成被划分在相邻的扫描电路区域sa处的情况下，级stge的第一电路部分de1和第二电路部分de2可能需要彼此连接以用于其间的信号传输，为此，可以形成传输线tl。
[0114]
此外，根据扫描驱动电路500的设计等，可能需要将第一逻辑电压vgl或第二逻辑电压vgh提供给与传输第一逻辑电压vgl或第二逻辑电压vgh的第二电压线pl2所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路部分，或者将第一发射时钟信号eclk或第二发射时钟信号eclkb提供给与传输第一发射时钟信号eclk或第二发射时钟信号eclkb的时钟信号线cl所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路部分，为此，可
以采用传输线tl。
[0115]
传输线tl可以沿行延伸方向与栅极线gl平行延伸。
[0116]
如上所述，在本实施方式中，可以在多个扫描电路区域sa中形成传输低电位驱动电压vss的电压线pl1。因此，因为可能不需要在位于显示区域aa的两侧处的非显示区域na处形成用于传输低电位驱动电压vss的宽宽度的传输线，所以非显示区域na的宽度可以减小并且可以有效地实现窄边框。
[0117]
这参照图8。图8是示意性地示出根据本公开的实施方式的显示面板的阴极和传输低电位驱动电压的线的示例的视图。
[0118]
参照图8，在显示面板100中，可以对应于显示区域aa形成阴极150。阴极150例如可以以单体形成在整个显示区域aa上，并且可以对应于布置在显示区域aa中的所有子像素sp。
[0119]
在位于显示区域aa的上侧和下侧的非显示区域na中，可以形成第一电力线161和第二电力线162，它们是具有相对宽的宽度的线。第一电力线161和第二电力线162可以形成为沿着作为水平方向的行线方向延伸。
[0120]
第一电力线161可以位于从电力供应电路400输出的低电位驱动电压vss所输入的显示面板100的上侧非显示区域na处，并且可以接收输入至显示面板100的低电位驱动电压vss。
[0121]
第二电力线162可以位于与第一电力线161相对的显示面板100的下侧非显示区域na处。
[0122]
形成在显示区域aa中的多个扫描电路区域sa中的多条第一电压线pl1可以在第一电压线pl1的一端(或上端)处连接至第一电力线161，并且可以在第一电压线pl1的另一端(或下端)处连接至第二电力线162。
[0123]
第一电力线161和第二电力线162可以具有相对宽的宽度，每一个的宽度可以大于每条第一电压线pl1的宽度。
[0124]
施加至第一电力线161的低电位驱动电压vss可以通过形成在显示区域aa中的多个扫描电路区域sa中的多条第一电压线pl1沿向下方向传输，然后可以向第二电力线162供电。
[0125]
可以在第一电力线161上形成至少一个接触孔chc。类似地，可以在第二电力线162上形成至少一个接触孔chc。
[0126]
阴极150可以延伸使得阴极150的上边缘部分(或第一边缘部分)与第一电力线161交叠，并且上边缘部分可以通过接触孔chc接触其下方的第一电力线161。类似地，阴极150可以延伸使得阴极150的下边缘部分(或第二边缘部分)与第二电力线162交叠，并且下边缘部分可以通过接触孔chc接触其下方的第二电力线162。
[0127]
因此，阴极150可以接收提供给第一电力线161和第二电力线162的低电位驱动电压vss。因为阴极150从上边缘部分和下边缘部分接收低电位驱动电压vss，所以可以防止发生低电位驱动电压vss因在显示区域aa中的位置的偏差(即，低电位驱动电压vss的上升偏差)。因此，可以防止由低电位驱动电压vss的偏差引起的显示质量下降。
[0128]
此外，在本实施方式中，为了沿向下方向传输低电位驱动电压vss，电压线pl1可以形成在限定在显示区域aa中的扫描电路区域sa中。
[0129]
因此，不需要在非显示区域na的两侧部分处形成用于沿向下方向传输低电位驱动电压vss的宽宽度的传输线。换言之，形成在显示区域aa中的电压线pl1可以替代非显示区域na的宽传输线。
[0130]
因此，可以减小非显示区域na的宽度，并且可以有效地实现窄边框。
[0131]
因此，即使显示装置是大尺寸的，低电位驱动电压vss在显示区域aa中也可以是均匀的并且可以有效地实现窄边框。
[0132]
下面说明根据本公开的该实施方式的像素块pb中的像素p和公共控制电路块c的结构的示例。
[0133]
图9是示出根据本公开的实施方式的像素块中的像素和公共控制电路块的结构的示例的视图。图10是驱动图9的像素和公共控制电路块的信号的波形图。
[0134]
参照图9，本实施方式的像素块pb可以包括沿行线方向布置的多个像素p以及位于相邻像素p之间的公共控制电路块c。
[0135]
在本实施方式中，出于说明的目的，通过示例的方式示出了配置有两个像素p和两个像素p之间的一个公共控制电路块c的像素块pb，并且像素块pb所在的行线被假定为第n行线。
[0136]
每个像素p可以配置有沿行线方向彼此相邻并且具有不同颜色的多个子像素sp。例如，像素p的多个子像素sp可以包括红色的第一子像素sp1、绿色的第二子像素sp2和蓝色的第三子像素sp3。
[0137]
公共控制电路块c可以共同连接至与公共控制电路块c相邻的像素p的第一子像素sp1至第三子像素sp3，并且可以共同控制这些子像素sp1至sp3的存储电容器cst。
[0138]
关于每个子像素sp的结构，在本实施方式中，可以采用内部补偿结构来补偿驱动晶体管dt的阈值电压。在这方面，通过示例的方式描述7t1c结构。
[0139]
每个子像素sp可以包括驱动元件，驱动元件是作为开关晶体管的第一晶体管t1至第六晶体管t6、驱动晶体管dt和存储电容器cst。每个子像素sp可以包括由驱动元件驱动的发光元件，其是发光二极管od。
[0140]
出于说明的目的，通过示例的方式描述由p型晶体管形成的晶体管t1至t6和dt。在另一示例中，晶体管t1至t6和dt可以由n型晶体管形成。
[0141]
关于第一晶体管t1，栅电极可以连接至其相应的行线、即第n行线的栅极线，源电极可以连接至数据线dl，并且漏电极可以连接至第一节点n1、即第二晶体管t2的漏电极和驱动晶体管dt的源电极。
[0142]
第一晶体管t1可以响应于第n行线的栅极信号vg[n]而导通，并且因此通过数据线dl提供的数据信号vda可以施加至第一节点n1。
[0143]
关于第二晶体管t2，栅电极可以连接至第n行线的发射线，源电极可以被施加作为第二电力电压的高电位驱动电压vdd，并且漏电极可以连接至第一节点n1。
[0144]
第二晶体管t2可以响应于第n行线的发射信号vem[n]而导通，并且因此高电位驱动电压vdd可以被施加至第一节点n1。
[0145]
关于第三晶体管t3，栅电极可以连接至第n行线的栅极线，源电极可以连接至驱动晶体管dt的漏电极和第五晶体管t5的源电极、即第三节点n3，并且漏电极可以连接至驱动晶体管dt的栅电极和存储电容器cst的第一电极、即第二节点n2。
[0146]
第三晶体管t3可以响应于第n行线的栅极信号vg[n]而导通，并且因此驱动晶体管可以处于二极管连接状态。
[0147]
关于第四晶体管t4，栅电极可以连接至前一行线、即第(n-1)行线的栅极线，源电极可以被施加初始化电压vini，并且漏电极可以连接至第二节点n2。
[0148]
第四晶体管t4可以响应于第(n-1)行线的栅极信号vg[n-1]而导通，并且因此第二节点n2、即驱动晶体管的栅电极可以用初始化电压vini进行初始化。
[0149]
关于第五晶体管t5，栅电极可以连接至第n行线的发射线，源电极可以连接至第三节点n3，并且漏电极可以连接至发光二极管od和第六晶体管t6的漏电极、即第四节点n4。
[0150]
第五晶体管t5可以响应于第n行线的发射信号vem[n]而导通，并且因此通过驱动晶体管dt产生的发射驱动电流可以施加至发光二极管od以使发光二极管od发光。
[0151]
关于第六晶体管t6，栅电极可以连接至第n行线的栅极线，源电极可以被施加初始化电压vini，并且漏电极可以连接至第四节点n4。
[0152]
第六晶体管t6可以响应于第n行线的栅极信号vg[n]而导通，并且因此第四节点n4、即发光二极管od可以用初始化电压vini进行初始化。
[0153]
关于存储电容器cst，第一电极可以连接至第二节点n2，并且第二电极可以连接至公共控制节点nc。公共控制节点nc可以连接至公共控制电路块c的电压输出端。
[0154]
公共控制电路块c可以共同耦接至像素p的子像素sp的连接至公共控制电路块c的公共控制节点nc。因此，像素p的子像素sp可以被共同施加从公共控制电路块c的输出端输出的输出电压并因此被控制。
[0155]
在这方面，公共控制电路块c可以包括多个开关晶体管，例如第一公共控制晶体管tc1至第三公共控制晶体管tc3。在本实施方式中，第一公共控制晶体管tc1至第三公共控制晶体管tc3可以由p型晶体管形成。可替选地，第一公共控制晶体管tc1至第三公共控制晶体管tc3可以由n型晶体管形成。
[0156]
第一公共控制晶体管tc1和第二公共控制晶体管tc2可以彼此并联连接。
[0157]
关于第一公共控制晶体管tc1，栅电极可以连接至第(n-1)行线的栅极线，源电极可以被施加参考电压vref，并且漏电极可以连接至公共控制电路块c的输出端、即子像素sp的公共控制节点nc。
[0158]
关于第二公共控制晶体管tc2，栅电极可以连接至第n行线的栅极线，源电极可以被施加参考电压vref，并且漏电极可以连接至公共控制电路块c的输出端、即子像素sp的公共控制节点nc。
[0159]
在这种情况下，第一公共控制晶体管tc1可以响应于第(n-1)行线的栅极信号vg[n-1]而导通，并且因此可以输出参考电压vref。
[0160]
第二公共控制晶体管tc2可以响应于第n行线的栅极信号vg[n]而导通，并且因此可以输出参考电压vref。
[0161]
对于前一行线的水平时段和当前行线的水平时段，可以操作公共控制电路块c以输出参考电压vref。
[0162]
关于第三公共控制晶体管tc3，栅电极可以连接至第n行线的发射线，源电极可以被施加高电位驱动电压vdd，并且漏电极可以连接至公共控制电路块c的输出端、即子像素sp的公共控制节点nc。
[0163]
在这种情况下，第三公共控制晶体管tc3可以响应于第n行线的发射信号vem[n]而导通，并且因此可以输出高电位驱动电压vdd。
[0164]
描述像素p中的子像素sp使用公共控制电路块c的操作。
[0165]
本实施方式的子像素sp可以逐帧在初始化时间t1内执行初始化操作，在采样时间t2内执行驱动晶体管dt的阈值电压的采样操作，以及在发射时间t3内执行发射操作。
[0166]
关于初始化操作，对于第n行线上的子像素sp，可以在第(n-1)行线的水平时段h内设置初始化时间t1，并且可以执行初始化操作。
[0167]
在初始化时间t1中，子像素sp的第四晶体管t4可以通过第(n-1)行线的栅极信号vg[n-1]导通。因此，初始化电压vini可以被施加至第二节点n2，并且驱动晶体管dt的栅电极可以被初始化。
[0168]
在初始化时间t1中，公共控制电路块c的第一公共控制晶体管tc1可以通过第(n-1)行线的栅极信号vg[n-1]导通。因此，参考电压vref可以从公共控制电路块c输出并且被施加至子像素sp的公共控制节点nc。
[0169]
关于采样操作，对于第n行线上的子像素sp，可以在第n行线的水平时段h内设置采样时间t2，并且可以执行采样操作。
[0170]
在采样时间t2中，子像素sp的第一晶体管t1、第三晶体管t3和第六晶体管t6可以通过第n行线的栅极信号vg[n]导通。因此，驱动晶体管dt的栅电极和漏电极可以处于短路状态、即连接状态，并且可以对驱动晶体管dt的阈值电压vth进行采样，从而第二节点n2、即驱动晶体管dt的栅电极可以被充电到数据电压vda和阈值电压vth的总和(vda+vth)。此外，通过使第六晶体管t6导通，初始化电压vini可以被施加至第四节点n4，并且因此发光二极管od的阳极可以被初始化。
[0171]
在采样时间t2中，公共控制电路块c的第二公共控制晶体管tc2可以通过第n行线的栅极信号vg[n]导通。因此，参考电压vref可以被输出并且被施加至子像素sp的公共控制节点nc。
[0172]
关于发射操作，在从采样时间t2结束的预定时间(例如，第(n+1)行线的水平时段)之后，可以设置发射时间t3并且可以执行发射操作。
[0173]
在发射时间t3中，子像素sp的第二晶体管t2和第五晶体管t5可以通过第n行线的发射信号vem[n]导通。因此，通过使第二晶体管t2导通，高电位驱动电压vdd可以施加至第一节点n1、即驱动晶体管dt的源电极。此外，通过使第五晶体管t5导通，通过驱动晶体管dt产生的发射驱动电流可以施加至发光二极管od，并且因此可以使发光二极管od发光。
[0174]
在发射时间t3中，公共控制电路块c的第三公共控制晶体管tc3可以通过第n行线的发射信号vem[n]导通。因此，高电位驱动电压vdd可以被输出并且被施加至子像素sp的公共控制节点nc。
[0175]
由于在发射时间t3中高电位驱动电压vdd可以施加至公共控制节点nc，因此连接至存储电容器cst的第一电极的第二节点n2可以具有以公共控制节点nc的电压变化量(vdd-vref)的电压变化。换言之，第二节点n2的电压可以变为(vdd-vref+vda+vth)。
[0176]
基于此，可以根据下式产生发射驱动电流。
[0177]
iod＝k*{vgs-vth}2＝k*{((vdd-vref+vda+vth)-vdd)-vth}2＝{vda-vref}2。vgs为驱动晶体管dt的栅电极与源电极之间的电压差，并且k为常数。
[0178]
如上所述，根据本实施方式，可以补偿驱动晶体管dt的阈值电压vth的偏差，此外，可以补偿高电位驱动电压vdd的偏差。
[0179]
关于高电位驱动电压vdd的补偿，高电位驱动电压vdd可能沿着在显示面板100中传输高电位驱动电压vdd的线下降，并且可能发生高电位驱动电压vdd因位置的偏差。
[0180]
在本实施方式中，使用公共控制电路块c，可以共同控制存储电容器cst的充电电压。因此，在产生发射驱动电流时可以减少高电位驱动电压vdd的分量，并且因此可以防止由高电位驱动电压vdd的偏差引起的发射偏差并且可以确保显示质量。
[0181]
此外，公共控制电路块c可以共同控制作为最小单位的像素p。因此，与以子像素为单位配置电压控制电路来补偿高电位驱动电压vdd的偏差相比，控制电路可以大大减少。
[0182]
此外，在本实施方式中，可以通过数据电压vda直接检测阈值电压vth，并且在驱动过程中，可以防止高电位驱动电压vdd与参考电压vref之间的电短路。因此，可以改进阈值电压vth的检测性能。
[0183]
此外，参照图10的驱动时序，可以看出，在关于两条相邻的行线(例如，第(n-1)行线和第n行线)的初始化时间和采样时间结束后，这两条行线能够应用于相同的发射信号并同时发射。因此，发射信号生成电路可以由两条行线配置，并且可以减小扫描驱动电路500的尺寸。
[0184]
如上所述，根据本公开的实施方式，可以在显示区域中的多个扫描电路区域处形成gip型扫描驱动电路。因此，不需要在非显示区域中形成扫描驱动电路，从而可以有效地实现窄边框。
[0185]
此外，传输低电位驱动电压的线可以位于扫描电路区域中。因此，不需要在非显示区域中形成传输低电位驱动电压的宽线，因此可以减小非显示区域的宽度，从而可以有效地实现窄边框。
[0186]
此外，传输dc波形电压并且能够阻挡时钟信号的干扰的线可以位于形成在扫描电路区域中的时钟信号线的两侧。因此，可以防止时钟信号对与扫描电路区域相邻的像素布置区域的干扰，并且可以确保显示质量。
[0187]
此外，其中像素和公共控制电路块交替布置的像素块可以位于像素布置区域中，并且扫描电路区域可以放置在公共控制电路块按布置顺序能够定位的区域中。因此，不需要在显示区域中另外准备用于扫描驱动电路的额外区域，并且像素和驱动像素的驱动电路的规律性可以基本上保持，驱动电路是在显示区域中交替布置的公共控制电路块和扫描驱动电路，从而可以确保显示质量。
[0188]
下面说明除了作为上述实施方式的示例的扫描驱动电路的布置之外的扫描驱动电路的布置。
[0189]
图11是示意性地示出根据本公开的另一实施方式的扫描驱动电路的栅极信号生成电路的布置的示例的视图。
[0190]
在图11中，出于说明的目的，示出了位于显示区域aa中的一个栅极信号生成电路gc。可以省略与上述实施方式的部分相同或相似的部分的详细说明。
[0191]
参照图11，每个栅极信号生成电路gc可以形成在相邻的扫描电路区域sa处，例如可以形成为分散在两个相邻的扫描电路区域sa处。在这方面，栅极信号生成电路gc的一些级stgg可以形成在两个扫描电路区域sa中的一个处，并且栅极信号生成电路的其他级stgg
可以形成在两个扫描电路区域sa中的另一个处。
[0192]
关于构成栅极信号生成电路gc的级stgg，分别对应于两条相邻行线的两个级stgg可以分别形成在两个扫描电路区域sa处。
[0193]
例如，生成驱动第一行线的栅极信号的第一级stg[1]可以位于左扫描电路区域sa处，并且生成驱动第二行线的栅极信号的第二级stg[2]可以位于右扫描电路区域sa处。类似地，生成驱动第(n-1)行线的栅极信号的第(n-1)级stg[n-1]可以位于左扫描电路区域sa处，并且生成驱动第n行线的栅极信号的第n级stg[n]可以位于右扫描电路区域sa处。
[0194]
在本实施方式中，代替每一级stgg形成为被划分在相邻的扫描电路区域sa中，每一级stgg可以形成在相应的一个扫描电路区域sa中。
[0195]
在这种情况下，例如，每一级stgg可以形成为对应于大约两条行线的区域。
[0196]
在本实施方式中，每一级stgg可以位于相应的一个扫描电路区域sa中，与上述实施方式相比，可以简化电路的设计。
[0197]
即使在本实施方式中，也可以形成在相邻扫描电路区域sa之间传输信号的传输线tl。
[0198]
例如，类似于上述实施方式，可能需要将第一逻辑电压vgl或第二逻辑电压vgh提供给与传输第一逻辑电压vgl或第二逻辑电压vgh的第二电压线pl2所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路(即，级)，或者将第一栅极时钟信号gclk或第二栅极时钟信号gclkb提供给与传输第一栅极时钟信号gclk或第二栅极时钟信号gclkb的时钟信号线cl所在的扫描电路区域sa不同的另一扫描电路区域sa中的电路(即，级)，为此，可以采用传输线tl。
[0199]
图11的布置可以应用于发射信号生成电路的布置。换言之，关于形成在多个扫描电路区域中的发射信号生成电路，该发射信号生成电路的每一级可以形成在相应的一个扫描电路区域中。
[0200]
图12是示意性地示出根据本公开的另一实施方式的扫描驱动电路的发射信号生成电路的布置的示例的视图。
[0201]
在图12中，出于说明的目的，示出了位于显示区域aa中的一个发射信号生成电路ec。可以省略与上述实施方式的部分相同或相似的部分的详细说明。
[0202]
参照图12，每个发射信号生成电路ec可以形成在相邻的扫描电路区域sa处，例如可以形成为分散在两个相邻的扫描电路区域sa处。
[0203]
关于构成发射信号生成电路ec的级stge，每一级stge可以配置有分开形成在两个扫描电路区域sa处的第一电路部分de1和第二电路部分de2。
[0204]
在本实施方式中，从每一级stge输出的发射信号可以共同施加至两条相邻的行线。换言之，可以产生按两条行线的一个发射信号，使得来自每一级stge的输出可以驱动两条行线。
[0205]
关于这种结构，作为图12的发射信号生成电路ec，可以使用其中对应于两条行线形成一个级stge的发射信号生成电路ec。
[0206]
在这种情况下，可以将构成发射信号生成电路ec的电路的数量减少大约一半。
[0207]
图13是示意性示出根据本公开的另一实施方式的电致发光显示装置的显示面板的视图。
[0208]
在本实施方式中，可以省略与上述实施方式的部分相同或相似的部分的详细说明。
[0209]
参照图13，本实施方式的电致发光显示装置的显示面板100a可以具有与一般(或常规)的矩形形状不同的异形形状(或自由形状)。
[0210]
在这方面，异形的显示面板100a例如可以具有上侧线、下侧线、左侧线和右侧线中的至少一个侧线，侧线不是直的而是有曲率或弯曲的。在图13中，通过示例的方式示出了所有四条侧线均不是直的。
[0211]
在异形的显示面板100a中，对于行线方向和/或列线方向，按位置的长度可以不相等而可以不同。换言之，按位置的水平分辨率和/或垂直分辨率可能不同。例如，参照图13，行线方向上的长度可以整体上不相等而可以不同，此外，列线方向上的长度可以整体上不相等而可以不同。
[0212]
即使对于异形的显示面板100a，扫描驱动电路500也可以如上述实施方式中一样以gip类型形成在显示区域aa中。
[0213]
在这方面，显示区域aa可以包括多个像素布置区域da作为布置像素的区域以及多个扫描电路区域sa作为位于多个像素布置区域da之间并形成扫描驱动电路500的区域。
[0214]
以矩阵形式布置的多个像素可以位于每个像素布置区域da中，并且像素布置区域da可以基本上产生图像。像素布置区域da可以沿列线方向彼此平行延伸，并且可以沿行线方向以其间的扫描电路区域sa而彼此隔开。
[0215]
每个扫描电路区域sa可以位于相邻的像素布置区域da之间，并且构成扫描驱动电路500的部分电路可以形成在每个扫描电路区域sa处。扫描电路区域sa可以沿列线方向彼此平行延伸，并且可以沿行线方向以其间的像素布置区域da彼此隔开。
[0216]
如上所述，显示区域aa可以被配置成使得扫描电路区域sa分散在显示区域aa内部并且作为实际图像显示区域的像素布置区域da被划分。
[0217]
在本实施方式中，可以使用异形的显示面板100a，并且异形的显示面板100a的显示区域aa也可以具有与显示面板100a一样的异形形状。
[0218]
因此，沿行线方向的扫描电路区域sa的数量可能因位置而不同。在这方面，由于显示区域aa具有异形形状，因此所有行线的长度可能不相等，而是可能因位置而长度不同。例如，参照图13，位于相对较上行线的扫描电路区域sa的数量可以大于位于相对较下行线的扫描电路区域sa的数量。
[0219]
因此，栅极信号生成电路的数量和发射信号生成电路的数量可以因行线的位置而不同。
[0220]
与上述实施方式一样，传输时钟信号的时钟信号线cl可以位于扫描电路区域sa中。通过时钟信号线cl，可以向位于相应扫描电路区域sa中的栅极信号生成电路或发射信号生成电路提供相应的时钟信号。
[0221]
此外，与上述实施方式一样，在扫描电路区域sa中，可以放置传输dc波形的电压的电压线。在这方面，传输低电位驱动电压的第一电压线pl1和传输逻辑电压的第二电压线pl2可以位于时钟信号线cl的两侧。
[0222]
如上所述，电致发光显示装置可以包括异形的显示面板100a，并且异形的显示面板100a可以被配置成使得gip型扫描驱动电路可以形成在显示区域中的多个扫描电路区域
中。
[0223]
因此，可以防止在包括形成在显示面板的非显示区域中的扫描驱动电路的异形的显示面板中引起的扫描信号因位置的偏差和亮度因位置的偏差。此外，可以实现窄边框，并且显示面板可以根据需要形成为各种形状中的任意形状而不受限制。
[0224]
尽管没有详细描述，但可以将与上述实施方式的电致发光显示装置相同或相似的配置应用于本实施方式的电致发光显示装置。
[0225]
根据本公开的上述实施方式，gip型扫描驱动电路可以形成在显示区域中的多个扫描电路区域中。因此，不需要在非显示区域中形成扫描驱动电路，从而可以减小非显示区域的宽度并且可以有效地实现窄边框。
[0226]
此外，传输低电位驱动电压的线可以位于扫描电路区域中。因此，不需要在非显示区域中形成传输低电位驱动电压的宽宽度的线，从而可以减小非显示区域的宽度并且可以有效地实现窄边框。
[0227]
此外，阻挡时钟信号的干扰的传输dc波形的电压的线可以位于形成在扫描电路区中的时钟信号线的两侧。因此，可以防止时钟信号对与扫描电路区域相邻的像素布置区域的干扰，并且可以确保显示质量。
[0228]
此外，其中像素和公共控制电路块交替布置的像素块可以位于像素布置区域中，并且扫描电路区域可以按布置顺序放置在公共控制电路块能够定位的区域中。因此，不需要在显示区域中另外准备用于扫描驱动电路的额外区域，并且像素和驱动像素的驱动电路的规律性可以基本上保持，驱动电路是在显示区域中交替布置的公共控制电路块和扫描驱动电路，从而可以确保显示质量。
[0229]
对于本领域技术人员将明显的是，在不脱离本公开的精神或范围的情况下，可以在本公开中进行各种修改和变型。因此，本公开旨在涵盖本公开的修改和变型，只要它们落入所附权利要求及其等同物的范围内。