像素电路、驱动方法和显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。


背景技术：

2.现有的应用于amoled(有源矩阵有机发光二极管)显示装置中的像素电路采用的信号线的数目多，不利于简化goa(gate on array，设置于阵列基板上的驱动电路)设计，不利于简化边框尺寸。


技术实现要素：

3.本发明的主要目的在于提供一种像素电路、驱动方法和显示装置，解决现有技术中采用的信号线的数目多，不利于简化goa(gate on array，设置于阵列基板上的驱动电路)设计，不利于简化边框尺寸的问题。
4.为了达到上述目的，本发明实施例提供了一种像素电路，包括驱动电路、数据写入电路、补偿控制电路、发光控制电路、储能电路和发光元件；
5.所述补偿控制电路分别与补偿控制线、所述驱动电路的控制端和所述驱动电路的第一端电连接，用于在所述补偿控制线提供的补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通；
6.所述数据写入电路分别与写入控制线、数据线与所述驱动电路的控制端电连接，用于在所述写入控制线提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的控制端；
7.所述发光控制电路分别与发光控制线、所述驱动电路的第二端与所述发光元件的第一极电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
8.所述驱动电路的第一端与第一电压端电连接，所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通；
9.所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与所述驱动电路的第二端电连接，所述储能电路用于储存电能；
10.所述发光元件的第二极与第二电压端电连接；
11.所述补偿控制信号和所述写入控制信号为同一扫描信号生成电路生成的扫描信号。
12.可选的，本发明至少一实施例所述的像素电路还包括初始化电路；
13.所述初始化电路分别与初始化控制线、初始电压端和所述发光元件的第一极电连接，用于在所述初始化控制线提供的初始化控制信号的控制下，将所述初始电压端提供的初始电压写入所述发光元件的第一极。
14.可选的，所述初始化控制信号和所述补偿控制信号为同一扫描信号生成电路生成的扫描信号。
15.可选的，所述数据写入电路包括第一晶体管；
16.所述第一晶体管的控制极与所述写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；
17.所述补偿控制电路包括第二晶体管；
18.所述第二晶体管的控制极与所述补偿控制线电连接，所述第二晶体管的第一极与所述驱动电路的控制端电连接，所述第二晶体管的第二极与所述驱动电路的第一端电连接。
19.可选的，所述发光控制电路包括第三晶体管；
20.所述第三晶体管的控制极与所述发光控制线电连接，所述第三晶体管的第一极与所述驱动电路的第二端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
21.可选的，所述储能电路包括存储电容；所述存储电容的第一端与所述驱动电路的控制端电连接，所述存储电容的第二端与所述驱动电路的第二端电连接。
22.可选的，所述驱动电路包括驱动晶体管；
23.所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
24.可选的，所述初始化电路包括第四晶体管；
25.所述第四晶体管的控制极与所述初始化控制线电连接，所述第四晶体管的第一极与所述初始电压端电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接。
26.本发明实施例还提供了一种驱动方法，应用于上述的像素电路，显示周期包括先后设置的阈值补偿阶段、数据写入阶段和发光阶段，所述驱动方法还包括：
27.在所述阈值补偿阶段，补偿控制电路在补偿控制信号的控制下，控制驱动电路的控制端与所述驱动电路的第一端之间连通，发光控制电路在发光控制信号的控制下，断开所述驱动电路的第二端与发光元件的第一极之间的连接；通过对储能电路充电，而提升所述驱动电路的控制端的电位，直至所述驱动电路的控制端的电位变为v1z-vth，所述驱动电路关闭；vth为所述驱动电路中的驱动晶体管的阈值电压，v1z为第一电压端提供的第一电压信号的电压值；
28.在所述数据写入阶段，数据写入电路在写入控制信号的控制下，将数据线提供的数据电压写入所述驱动电路的控制端，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
29.在所述发光阶段，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通，所述驱动电路驱动所述发光元件发光。
30.可选的，显示周期还包括设置于所述阈值补偿阶段和所述数据写入阶段之间的间隔阶段；所述驱动方法还包括：
31.在所述间隔阶段，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通，所述补偿控制电路在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通。
32.可选的，所述像素电路还包括初始化电路；所述显示周期还包括设置于所述阈值
补偿阶段之前的复位阶段；所述驱动方法包括：
33.在所述复位阶段，所述初始化电路在所述初始化控制信号的控制下，将初始电压写入所述发光元件的第一极，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通。
34.本发明实施例还提供了一种显示装置，包括上述的像素电路。
35.本发明实施例所述的像素电路、驱动方法和显示装置能够减少采用的信号线的个数，可以简化goa(gate on array，设置于阵列基板上的驱动电路)设计，简化边框尺寸，对提升良率有明显作用。
附图说明
36.图1是本发明实施例所述的像素电路的结构图；
37.图2是本发明至少一实施例所述的像素电路的结构图；
38.图3是本发明至少一实施例所述的像素电路的电路图；
39.图4是本发明如图3所示的像素电路的至少一实施例的工作时序图。
具体实施方式
40.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
41.本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
42.在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
43.如图1所示，本发明实施例所述的像素电路包括驱动电路11、数据写入电路12、补偿控制电路13、发光控制电路14、储能电路15和发光元件el；
44.所述补偿控制电路13分别与补偿控制线g1、所述驱动电路11的控制端和所述驱动电路11的第一端电连接，用于在所述补偿控制线g1提供的补偿控制信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第一端之间连通；
45.所述数据写入电路12分别与写入控制线g2、数据线data与所述驱动电路11的控制端电连接，用于在所述写入控制线g2提供的写入控制信号的控制下，将所述数据线data提供的数据电压vdata写入所述驱动电路11的控制端；
46.所述发光控制电路14分别与发光控制线em、所述驱动电路11的第二端与所述发光元件el的第一极电连接，用于在所述发光控制线em提供的发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件el的第一极之间连通；
47.所述驱动电路11的第一端与第一电压端v1电连接，所述驱动电路11用于在其控制端的电位的控制下，控制所述驱动电路11的第一端与所述驱动电路11的第二端之间连通；
48.所述储能电路15的第一端与所述驱动电路11的控制端电连接，所述储能电路15的
第二端与所述驱动电路11的第二端电连接，所述储能电路15用于储存电能；
49.所述发光元件el的第二极与第二电压端v2电连接；
50.所述补偿控制信号和所述写入控制信号可以为同一扫描信号生成电路生成的扫描信号。
51.在本发明至少一实施例中，所述第一电压端可以为电源电压端，所述第二电压端可以为低电压端或地端，但不以此为限。
52.在本发明实施例所述的像素电路中，所述补偿控制信号和所述写入控制信号可以为同一扫描信号生成电路生成的扫描信号，能够减少采用的信号线的个数，可以简化goa(gate on array，设置于阵列基板上的驱动电路)设计，简化边框尺寸，对提升良率有明显作用。
53.本发明如图1所示的像素电路的实施例在工作时，显示周期包括先后设置的阈值补偿阶段、数据写入阶段和发光阶段，所述驱动方法还包括：
54.在所述阈值补偿阶段，补偿控制电路13在补偿控制信号的控制下，控制驱动电路11的控制端与所述驱动电路11的第一端之间连通，发光控制电路14在发光控制信号的控制下，断开所述驱动电路11的第二端与发光元件el的第一极之间的连接；通过对储能电路15充电，而提升所述驱动电路11的控制端的电位，直至所述驱动电路11的控制端的电位变为v1z-vth，所述驱动电路11关闭；vth为所述驱动电路11中的驱动晶体管的阈值电压，v1z为第一电压端v1提供的第一电压信号的电压值；
55.在所述数据写入阶段，数据写入电路12在写入控制信号的控制下，将数据线data提供的数据电压写入所述驱动电路11的控制端，所述发光控制电路14在所述发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件el的第一极之间连通；
56.在所述发光阶段，所述发光控制电路14在所述发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件el的第一极之间连通，所述驱动电路11驱动所述发光元件el发光。
57.本发明实施例所述的像素电路通过设置发光控制电路14，以能够在一行扫描时间内向两行像素电路提供相应的数据电压，也即，在一行扫描时间的前半段时间内，可以向奇数行像素电路进行数据写入，在一行扫描时间的后半段时间内，可以向偶数行像素电路进行数据写入，所述发光控制电路14能够在补偿阶段控制驱动电路11的第二端与发光元件el之间断开，可以实现demux(解复用)。
58.在本发明至少一实施例中，实现demux指的可以是：一列像素电路与一列数据线电连接，在一行扫描时间内通过所述数据线为奇数行像素电路提供数据电压，在一行扫描时间的后半段时间，通过该数据线为偶数行像素电路提供数据电压。
59.在图1所示的实施例中，标号为s1的是第一节点，标号为s2的为第二节点，标号为g的为第三节点。
60.本发明实施例所述的像素电路采用源极跟随方式，能够提升补偿精度和补偿速度。
61.所述显示周期还可以包括设置于所述阈值补偿阶段和所述数据写入阶段之间的间隔阶段；
62.在所述间隔阶段，所述发光控制电路14在所述发光控制信号的控制下，控制所述
驱动电路11的第二端与所述发光元件el的第一极之间连通，所述补偿控制电路13在所述补偿控制信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第一端之间连通。
63.在具体实施时，所述显示周期还可以包括间隔阶段，使得所述发光控制电路中的晶体管开始导通的时间，与数据写入电路中的晶体管开始导通的时间不重合，使得数据写入不影响阈值电压补偿，不影响第一节点s1的电位。
64.可选的，本发明实施例所述的像素电路还可以包括初始化电路；
65.所述初始化电路分别与初始化控制线、初始电压端和所述发光元件的第一极电连接，用于在所述初始化控制线提供的初始化控制信号的控制下，将所述初始电压端提供的初始电压写入所述发光元件的第一极，以控制所述发光元件不发光。
66.如图2所示，在图1所示的像素电路的实施例的基础上，本发明至少一实施例所述的像素电路还可以包括初始化电路20；
67.所述初始化电路20分别与初始化控制线g0、初始电压端和所述发光元件el的第一极电连接，用于在所述初始化控制线g0提供的初始化控制信号的控制下，将所述初始电压端提供的初始电压vin写入所述发光元件el的第一极，以控制所述发光元件el不发光。
68.本发明如图2所示的像素电路的至少一实施例在工作时，所述显示周期还包括设置于所述阈值补偿阶段之前的复位阶段；
69.在所述复位阶段，所述初始化电路20在所述初始化控制信号的控制下，将初始电压vin写入所述发光元件el的第一极，以控制所述发光元件el不发光；所述发光控制电路14在所述发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件el的第一极之间连通。
70.在具体实施时，所述初始化控制信号和所述补偿控制信号可以为同一扫描信号生成电路生成的扫描信号，能够减少采用的信号线的个数，可以简化goa(gate on array，设置于阵列基板上的驱动电路)设计，简化边框尺寸，对提升良率有明显作用。
71.可选的，所述数据写入电路包括第一晶体管；
72.所述第一晶体管的控制极与所述写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；
73.所述补偿控制电路包括第二晶体管；
74.所述第二晶体管的控制极与所述补偿控制线电连接，所述第二晶体管的第一极与所述驱动电路的控制端电连接，所述第二晶体管的第二极与所述驱动电路的第一端电连接。
75.可选的，所述发光控制电路包括第三晶体管；
76.所述第三晶体管的控制极与所述发光控制线电连接，所述第三晶体管的第一极与所述驱动电路的第二端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
77.可选的，所述储能电路包括存储电容；所述存储电容的第一端与所述驱动电路的控制端电连接，所述存储电容的第二端与所述驱动电路的第二端电连接。
78.可选的，所述驱动电路包括驱动晶体管；
79.所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为
所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
80.可选的，所述初始化电路包括第四晶体管；
81.所述第四晶体管的控制极与所述初始化控制线电连接，所述第四晶体管的第一极与所述初始电压端电连接，所述第四晶体管的第二极与所述发光元件的第一极电连接。
82.如图3所示，在图2所示的像素电路的至少一实施例的基础上，发光元件为有机发光二极管o1；
83.所述数据写入电路12包括第一晶体管t1；所述驱动电路11包括驱动晶体管t0；
84.所述第一晶体管t1的栅极与所述写入控制线g2电连接，所述第一晶体管t1的源极与所述数据线data电连接，所述第一晶体管t1的漏极与所述驱动晶体管t0的栅极电连接；
85.所述补偿控制电路13包括第二晶体管t2；
86.所述第二晶体管t2的栅极与所述补偿控制线g1电连接，所述第二晶体管t2的源极与所述驱动晶体管t0的栅极电连接，所述第二晶体管t2的漏极与所述驱动晶体管t0的漏极电连接；
87.所述发光控制电路14包括第三晶体管t3；
88.所述第三晶体管t3的栅极与所述发光控制线em电连接，所述第三晶体管t3的源极与所述驱动晶体管t0的源极电连接，所述第三晶体管t3的漏极与所述有机发光二极管o1的阳极电连接；
89.所述储能电路15包括存储电容cst；所述存储电容cst的第一端与所述驱动晶体管t0的栅极电连接，所述存储电容cst的第二端与所述驱动晶体管t0的源极电连接；
90.所述驱动晶体管t0的栅极为所述驱动电路11的控制端，所述驱动晶体管t0的漏极为所述驱动电路11的第一端，所述驱动晶体管t0的源极为所述驱动电路11的第二端；所述驱动晶体管t0的漏极与电源电压端vdd电连接；
91.所述初始化电路20包括第四晶体管t4；
92.所述第四晶体管t4的栅极与所述初始化控制线g0电连接，所述第四晶体管t4的源极与所述初始电压端电连接，所述第四晶体管t4的漏极与所述有机发光二极管o1的阳极电连接；所述有机发光二极管o1的阴极与低电压端vss电连接。
93.在图3所示的像素电路的至少一实施例中，第一电压端为电源电压端vdd，第二电压端为低电压端，所有的晶体管都为n型薄膜晶体管，但不以此为限。
94.在图3所示的像素电路的至少一实施例中，标号为s1的为第一节点，标号为s2的为第二节点，标号为g的为第三节点。
95.本发明如图3所示的像素电路的至少一实施例采用源极跟随方式，具有较高的补偿精度和较高的补偿速度，并可以适当延长所述阈值补偿阶段t2持续的时间，以提升补偿效果。
96.在本发明至少一实施例中，源极跟随方式指的可以是：在驱动晶体管t0的栅极施加固定电压，以使得所述驱动晶体管t0的源极的电位达到vgate-vth的方式，其中，vgate为t0的栅极电压，vth为t0的阈值电压。
97.本发明如图3所示的像素电路的至少一实施例适用于大尺寸amoled(有源矩阵有机发光二极管)显示面板中，可以为n型ltps(低温多晶硅)tft(薄膜晶体管)驱动的像素电路，也可以为适用于oxide(氧化物)驱动的像素电路。
98.如图4所示，本发明如图3所示的像素电路的至少一实施例在工作时，显示周期可以包括依次设置的复位阶段t1、阈值补偿阶段t2、间隔阶段t0、数据写入阶段t3和发光阶段t4；
99.在复位阶段t1，em提供高电压信号，g0提供高电压信号，g1和g2提供低电压信号，t1关闭，t4打开，t2关闭，t3打开，第一节点s1和第二节点s2接入初始电压vin，vin的电压值与vss的电压值的差值小于o1的启亮电压，o1不发光；
100.在阈值补偿阶段t2，em提供低电压信号，g0提供低电压信号，g1提供高电压信号，g2提供低电压信号，t1关闭，t4关闭，t2打开，t3关闭，第三节点g与电源电压端vdd之间连通；
101.在所述阈值补偿阶段t2开始时，t0导通，对cst充电，以提升第一节点s1的电位，直至第一节点s1的电位变为vgate-vth，t0关闭；其中，vgate为t0的栅极电压，vth为t0的阈值电压；此时由于t2打开，因此t0的栅极电压vgate为vd，vd为所述电源电压端提供的电源电压信号的电压值；
102.在间隔阶段t0，em提供高电压信号，g0提供低电压信号，g1提供高电压信号，g2提供低电压信号，t3打开，t4关闭，t2打开，t1关闭；
103.通过设置间隔阶段t0，以使得t3开始导通的时间和t1开始导通的时间不重合，使得数据写入不影响阈值电压补偿，不影响第一节点s1的电位；
104.在数据写入阶段t3，em提供高电压信号，g0和g1都提供低电压信号，g2提供高电压信号，data提供数据电压vdata，t1打开，t2关闭，t4关闭，t0打开，t3打开，将vdata写入第三节点g3，第一节点s1的电位因o1的寄生电容耦合至a(vdata-vd)+vd-vth，其中，a等于csz/(csz+coz)，csz为cst的电容值，coz为o1的寄生电容的电容值，t0的栅源电压vgs为(1-a)
×
(vdata-vd)+vth；
105.在发光阶段t4，em提供高电压信号，g0、g1和g2都提供低电压信号，t1、t2和t4都关闭，t3打开，t0打开，第三节点g的电位和第一节点s1的电位维持为在数据写入阶段t3的数值，t0的栅源电压vgs维持为(1-a)
×
(vdata-vd)+vth；t0驱动o1发光的驱动电流的电流值ids的计算公式如下：
106.ids＝k(vgs-vth)2＝k((1-a)
×
(vdata-vd))2；
107.k为电流系数，
108.其中，μ为空穴载流子的迁移率，cox为栅绝缘层单位面积电容，w/l为t0的宽长比。
109.本发明实施例所述的驱动方法，应用于上述的像素电路，显示周期包括先后设置的阈值补偿阶段、数据写入阶段和发光阶段，所述驱动方法还包括：
110.在所述阈值补偿阶段，补偿控制电路在补偿控制信号的控制下，控制驱动电路的控制端与所述驱动电路的第一端之间连通，发光控制电路在发光控制信号的控制下，断开所述驱动电路的第二端与发光元件的第一极之间的连接；通过对储能电路充电，而提升所述驱动电路的控制端的电位，直至所述驱动电路的控制端的电位变为v1z-vth，所述驱动电路关闭；vth为所述驱动电路中的驱动晶体管的阈值电压，v1z为第一电压端提供的第一电压信号的电压值；
111.在所述数据写入阶段，数据写入电路在写入控制信号的控制下，将数据线提供的数据电压写入所述驱动电路的控制端，所述发光控制电路在所述发光控制信号的控制下，
控制所述驱动电路的第二端与所述发光元件的第一极之间连通；
112.在所述发光阶段，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通，所述驱动电路驱动所述发光元件发光。
113.在本发明实施例所述的驱动方法中，显示周期可以包括先后设置的阈值补偿阶段、数据写入阶段和发光阶段，在所述阈值补偿阶段对驱动晶体管的阈值电压进行补偿，在数据写入阶段，将数据线提供的数据电压写入驱动电路的控制端，在发光阶段，驱动电路驱动发光元件发光。
114.在具体实施时，显示周期还包括设置于所述阈值补偿阶段和所述数据写入阶段之间的间隔阶段；所述驱动方法还包括：
115.在所述间隔阶段，所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通，所述补偿控制电路在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通。
116.本发明实施例通过设置间隔阶段，使得所述发光控制电路中的晶体管开始导通的时间，与数据写入电路中的晶体管开始导通的时间不重合，使得数据写入不影响阈值电压补偿，不影响第一节点的电位。
117.可选的，所述像素电路还包括初始化电路；所述显示周期还包括设置于所述阈值补偿阶段之前的复位阶段；所述驱动方法包括：
118.在所述复位阶段，所述初始化电路在所述初始化控制信号的控制下，将初始电压写入所述发光元件的第一极，以使得所述发光元件不发光；所述发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通。
119.在具体实施时，在所述阈值补偿阶段之前还可以设置有复位阶段，在复位阶段，初始化电路控制发光元件不发光，并可清除所述发光元件的第一极残留的电荷。
120.本发明实施例所述的显示装置包括上述的像素电路。
121.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
122.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。