一种像素电路及其驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
【背景技术】
[0002]随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light EmittingD1de, OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
[0003]采用上述OLED器件可以构成OLED显示器，该显示器的阵列基板上设置有多个TFT (Thin Film Transistor，薄膜晶体管)。为了提高TFT的载流子迀移率，并降低电阻率，使得通过相同电流时，功耗较小。一般采用多晶硅构成上述TFT。然而由于生产工艺和多晶硅的特性，导致在大面积玻璃基板上制作的TFT开关电路时，常常在诸如阈值电压Vth、迀移率等电学参数上出现波动，从而使得流经OLED器件的电流不仅会随着TFT长时间导通所产生的导通电压应力的变化而改变，而且其还会随着TFT的阈值电压Vth漂移而有所不同。如此一来，将会影响到显示器的亮度均匀性与亮度恒定性。从而降低显示器的画面品质和质量。
【发明内容】
[0004]本发明的实施例提供一种像素电路及其驱动方法、显示装置，能够改善由于阈值电压引起的显示器显示亮度不均匀的不良现象。
[0005]为达到上述目的，本发明的实施例采用如下技术方案:
[0006]本发明实施例的一方面，提供一种像素电路，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容以及发光器件；
[0007]所述第一晶体管的栅极连接第一信号端，第一极连接所述第四晶体管的第二极，第二极与初始电压端相连接；
[0008]所述第二晶体管的栅极连接第二信号端，第一极连接数据电压端，第二极与所述第五晶体管的第二极相连接；
[0009]所述第三晶体管的栅极连接所述第一信号端，第一极连接所述初始电压端，第二极与所述第四晶体管的栅极相连接；
[0010]所述第四晶体管的第一极连接第一电压端；
[0011]所述第五晶体管的栅极连接使能信号端，第一极与所述第四晶体管的第二极相连接;
[0012]所述第六晶体管的栅极连接所述第二信号端，第一极连接所述第一电压端，第二极与所述第四晶体管的栅极相连接；
[0013]所述第七晶体管的栅极连接所述使能信号端，第一极连接所述第四晶体管的第二极，第二极与所述发光器件的阳极相连接；
[0014]所述第八晶体管的栅极连接所述第一信号端，第一极连接所述第五晶体管的第二极，第二极与所述初始电压端相连接；
[0015]所述存储电容的一端连接所述第五晶体管的第二极，另一端与所述第一晶体管的第一极相连接；
[0016]所述发光器件的阴极与第二电压端相连接。
[0017]本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种像素电路。
[0018]本发明实施例的又一方面，提供一种像素电路驱动方法，包括驱动上述任意一种像素电路的方法，所述方法还包括:
[0019]导通第一晶体管、第三晶体管以及第八晶体管，关闭第二晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管，将所述第四晶体管的栅极电压，以及存储电容两端的电压进行重置；
[0020]导通所述第六晶体管、所述第二晶体管，关闭所述第一晶体管、所述第三晶体管、所述第五晶体管、所述第七晶体管以及所述第八晶体管，所述第四晶体管处于二极管连接状态；将数据电压端输入的数据电压，以及第一电压端输入的电压分别写入所述存储电容的两端；
[0021]导通所述第五晶体管、所述第四晶体管以及所述第七晶体管，关闭所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第六晶体管以及所述第八晶体管，通过所述第四晶体管与所述第七晶体管的电流驱动发光器件发光。
[0022]本发明实施例提供一种像素电路及其驱动方法、显示装置，通过第一至第八晶体管对电流进行开关控制，以及通过存储电容对电流进行充放电控制，可以使得存储电容保持作为驱动晶体管的第四晶体管，其栅源电压保持不变，从而在第四晶体管的驱动发光器件发光时，使得通过第四晶体管的驱动电流与所述第四晶体管的阈值电压无关，从而对第四晶体管的阈值电压的不一致或漂移进行了补偿，避免了阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。
【附图说明】
[0023]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本发明实施例提供的一种像素电路的结构示意图；
[0025]图2为本发明实施例提供的一种像素电路的控制信号时序图；
[0026]图3-图5为本发明实施例提供的一种像素电路的在各个信号控制过程中的通断示意图；
[0027]图6为本发明实施例提供的一种像素电路的驱动方法流程图。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]本发明实施例提供一种像素电路，如图1所示，可以包括:
[0030]第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、存储电容Cst以及发光器件L。
[0031]其中，第一晶体管Ml的栅极连接第一信号端Sn，第一极连接第四晶体管M4的第二极，第二极与初始电压端Vinit相连接。
[0032]第二晶体管M2的栅极连接第二信号端Sn+Ι，第一极连接数据电压端Dm，第二极与第五晶体管M5的第二极相连接。
[0033]第三晶体管M3的栅极连接第一信号端Sn，第一极连接初始电压端Vinit，第二极与第四晶体管M4的栅极相连接。
[0034]第四晶体管M4的第一极连接第一电压端ELVDD。
[0035]第五晶体管M5的栅极连接使能信号端En，第一极与第四晶体管M4的第二极相连接。
[0036]第六晶体管M6的栅极连接第二信号端Sn+Ι，第一极连接第一电压端ELVDD，第二极与第四晶体管M4的栅极相连接。
[0037]第七晶体管M7的栅极连接使能信号端En，第一极连接第四晶体管M4的第二极，第二极与发光器件L的阳极相连接。
[0038]第八晶体管M8的栅极连接第一信号端Sn，第一极连接第五晶体管M5的第二极，第二极与初始电压端Vinit相连接。
[0039]存储电容Cst的一端连接第五晶体管M5的第二极，另一端与第一晶体管Ml的第一极相连接。
[0040]发光器件L的阴极与第二电压端ELVSS相连接。其中，所述发光器件L可以是现有技术中包括 LED (Light Emitting D1de，发光二极管)或 OLED (Orga