]请参阅图1，图1为本发明的显示装置10的实施例一，显示装置10包括一数据驱动器11、一栅极驱动器12、多个第一像素单元13以及一第一低通滤波器14。多个第一像素单元13与数据驱动器11以及栅极驱动器12电性耦接，每一个第一像素单元13更包括一第一晶体管Tl、一第一储存电容Cl以及一第一液晶电容C2。
[0040]第一晶体管Tl包括一第一端、一控制端以及一第二端，第一晶体管Tl的第一端与数据驱动器11电性耦接，用以接收数据驱动器11输出的第一显示数据，第一晶体管Tl的控制端与栅极驱动器12电性耦接，用以接收栅极驱动器12输出的栅极控制信号，第一晶体管Tl的第二端则用以根据上述的栅极控制信号决定是否输出第一显示数据。第一储存电容Cl包括一第一端以及一第二端，第一储存电容Cl的第一端与第一晶体管Tl的第二端电性耦接，用以接收第一晶体管Tl的第二端输出的第一显示数据，第一储存电容Cl的第二端与一低电压电位GND电性親接。第一液晶电容C2包括一第一端以及一第二端，第一液晶电容C2的第一端与第一晶体管Tl的第二端电性耦接，第一液晶电容C2的第二端与第一低通滤波器14电性耦接，用以接收第一低通滤波器14的输出端所输出的一第一共同电压Vcoml ο
[0041]第一低通滤波器14具有一输入端以及一输出端，第一低通滤波器14更包括一电阻R1、一电容C3、以及一运算放大器140，但不以此为限。电阻Rl具有一第一端以及一第二端，电阻Rl的第一端为第一低通滤波器14的输入端并与其中之一的第一晶体管Tl的第二端电性耦接。电容C3具有一第一端以及一第二端，电容C3的第一端与电阻Rl的第二端电性耦接，电容C3的第二端则与低电压电位GND电性耦接。运算放大器140包括一正输入端、一负输入端以及一输出端，电阻Rl的第二端与电容C3的第一端更与运算放大器140的正输入端电性耦接，运算放大器140的负输入端与运算放大器140的输出端电性耦接，且运算放大器140的输出端也就是低通滤波器14的输出端电性耦接，第一低通滤波器14的输出端则与每一第一像素单元13的第一液晶电容C2的第二端电性耦接，以输出更新后的第一共同电压Vcoml至多个第一像素单元13。
[0042]由于极性反转是将显示数据以正极性和负极性的位准交替输出，故可将其视为交流部分。因此当与第一低通滤波器14输入端电性耦接的第一晶体管Tl根据栅极控制信号将第一显示数据输出至其第二端时，第一低通滤波器14可根据所接收的第一显示数据，滤除第一显示数据的交流部分并输出一直流位准，并将此直流位准作为更新后的第一共同电压Vcoml。此外，又因为第一显示数据其为正极性以及为负极性的工作周期个别为50%，因此第一低通滤波器14可输出其电压电平为第一显示数据Vdata中间值的第一共同电压Vcoml’，并即时传送至电性耦接的多个第一像素单元13，以即时调节第一共同电压Vcoml，使第一共同电压Vcoml保持于第一显示数据的中间值，避免画面闪烁的情况发生。如图2所示，Vdata为与第一低通滤波器14输入端电性耦接的第一晶体管Tl第二端的第一显示数据，GatePulse为栅极控制信号，Vcom为第一共同电压，当栅极控制信号结束工作电压电平时，第一显示数据的电压电平会因为馈通效应的原因而降低，导致原来的第一共同电压Vcoml的电压电平并非于第一显示数据的中间值。因此第一低通滤波器14会接收第一显示数据，并滤除第一显示数据交流部分，并输出具有第一显示数据中间值电压电平的直流位准，即图2中Vcoml ’，并再将此直流位准传送至多个第一液晶电容C2的第二端，使第一共同电压更新为具有第一显示数据中间值电压电平的直流位准。
[0043]在本实施例中，低通滤波器14与第一像素单元13更可藉由设置于数据驱动器11中的缓冲器110电性耦接。缓冲器110电性耦接于第一晶体管Tl的第二端的其中之一与第一低通滤波器14的输入端之间，且缓冲器110具有一输入端以及一输出端，缓冲器110的输入端与第一晶体管Tl的第二端电性耦接，缓冲器110的输出端与第一低通滤波器14的输入端电性耦接。由于数据驱动器11本身即具有缓冲器110，因此本发明中的低通滤波器14与第一像素单元13不须藉由额外的布线进行电性耦接，不仅减少成本消耗，更可避免额外布线造成的信号衰减或干扰。
[0044]请参阅图3，本发明更提出显示装置10实施例二，实施例二与实施一的差别在于，第一低通滤波器14可为二阶低通滤波器，但不以此为限。第一低通滤波器14更包括一电阻R2以及一电容C4，电阻Rl具有一第一端以及一第二端，电阻Rl的第一端为第一低通滤波器14的输入端并与第一晶体管Tl的第二端的其中之一电性耦接。电阻R2具有一第一端以及一第二端，电阻R2的第一端与电阻Rl的第二端电性耦接。电容C3具有一第一端以及一第二端，电容C3的第一端与电阻R2的第二端电性耦接，电容C3的第二端则与低电压电位GND电性親接。运算放大器140具有一正输入端、一负输入端以及一输出端，运算放大器140的正输入端与电阻R2的第二端以及电容C3的第一端电性耦接，运算放大器140的负输入端则与运算放大器140的输出端电性親接。电容C4具有一第一端以及一第二端，电容C4的第一端与电阻Rl的第二端电性耦接，电容C4的第二端则与运算放大器140的输出端电性耦接，运算放大器140的输出端即为第一低通滤波器14的输出端，第一低通滤波器14的输出端则与每一第一像素单元13的第一液晶电容C2的第二端电性耦接。
[0045]实施例二与实施例一相同，当与第一低通滤波器14输入端电性耦接的第一晶体管Tl根据栅极控制信号将第一显示数据输出至其第二端时，第一低通滤波器14可根据所接收的第一显示数据，滤除第一显示数据的交流部分并输出一直流位准，并将此直流位准作为更新后的第一共同电压Vcoml，使第一共同电压Vcoml的电压电平可调整为第一显示数据中间值的电压电平。
[0046]接着请参阅图4，本发明更提出显示装置10实施例三，实施例三与实施例一的差别在于，显示装置10更可包括多个第二像素单元15以及与这些第二像素单元15电性耦接的第二低通滤波器16，第二低通滤波器16可以为一阶低通滤波器、二阶低通滤波器等至少一阶的低通滤波器，以下将以一阶低通滤波器为例进行说明。每一第二像素单元15与数据驱动器11以及栅极驱动器12电性耦接。每一第二像素单元15包括一第二晶体管T2、一第二储存电容C4以及一第二液晶电容C5，第二晶体管T2包括一第一端、一控制端以及一第二端，第二晶体管T2的第一端与数据驱动器11电性耦接，用以接收第二显示数据，第二晶体管T2的控制端与栅极驱动器12电性耦接，用以接收栅极驱动器12输出的栅极控制信号，第二晶体管T2的第二端则用以根据栅极控制信号决定是否输出第二显示数据。第二储存电容C4包括一第一端以及一第二端，第二储存电容C4的第一端与第二晶体管T2的第二端电性耦接，第二储存电容C4的第二端与低电压电位GND电性耦接。第二液晶电容C5包括一第一端以及一第二端，第二液晶电容C5的第一端与第二晶体管T2的第二端电性耦接，第二液晶电容C5的第二端与第二低通滤波器16电性耦接，以接收第二低通滤波器16输出的第二共同电压Vcom2。第二低通滤波器16具有一输入端以及一输出端，第二低通滤波器16的输入端与其中之一第二晶体管15的第二端电性耦接，第二低通滤波器的输出端与每一第二像素单元15的第二液晶电容C5的第二端电性耦接，第二低通滤波器16更包括一电阻R3、一电容C6以及一运算放大器160。电阻R3具有一第一端以及一第二端，电阻R3的第一端为第二低通滤波器16的输