Amoled显示器中的基于电荷的补偿及参数提取的制作方法
【专利摘要】系统从如下像素电路读取期望的电路参数，所述像素电路包括发光装置、用于将编程驱动电流提供至所述发光装置的驱动装置、编程输入端以及用于存储编程信号的存储装置。所述提取系统的一个实施例使驱动装置截止并将预定的电压从外部源供应至所述发光装置，使所述发光装置放电直到所述发光装置截止，并随后在该发光装置被截止的同时读取所述发光装置上的电压。可以在不同的时间经由相同的外部线来读取多个像素电路中的各发光装置上的电压。还讨论了像素内的基于电荷的补偿方案，其能够与外部参数提取实施例一起使用。
【专利说明】
AMOLED显示器中的基于电荷的补偿及参数提取
技术领域
[0001 ] 本发明一般涉及有源矩阵有机发光器件(AMOLED)显示器，并具体地涉及提取这类 显示器中的像素电路和发光装置的参数。
【背景技术】
[0002] 相对于常规液晶显示器，有源矩阵有机发光器件（"AMOLED"）显示器的优点包括较 低功率消耗、制造灵活以及较快的刷新速率。与常规液晶显示器相比，在AMOLED显示器中没 有背光，且因而每个像素由独立发光的不同颜色的0LED组成。0LED基于通过受编程电压控 制的驱动晶体管供应的电流来发光。每个像素中消耗的功率与该像素中产生的光的大小有 关系。
[0003] 基于0LED的像素中的输出质量受驱动晶体管和0LED本身的性能影响，其中驱动晶 体管通常由包括但不限于非晶硅、多晶硅或金属氧化物的材料制成。具体地，驱动晶体管的 阀值电压和迀移率趋于随着像素老化而发生变化。为了保持图像质量，必须通过调整编程 电压来对这些参数的变化进行补偿。为此，必须从驱动电路提取出这类参数。用于提取简单 驱动器电路中的这类参数的组件的增添需要用于驱动电路的显示器基板上的更大空间，并 因此减小了光从0LED发射的孔径或区域。
[0004] 当在饱和状态中被偏置时，薄膜驱动晶体管的I-V特性取决于作为用于制造晶体 管的材料的函数的迀移率和阀值电压。因此，应用在显示器面板上的不同薄膜晶体管器件 可能会由于老化以及迀移率和阀值电压的加工差异(process variation)而呈现出非均勾 性行为。因此，对于恒定的电压，每个装置可能会具有不同的漏极电流。极端示例可能是，一 个装置与具有高阀值电压和高迀移率的第二装置相比可能具有低阀值和低迀移率。
[0005] 因此，在使用非常少的电子组件以保持期望孔径的情况下，对驱动TFT和0LED的非 均匀性参数（即，阀值电压Vth和迀移率的提取变得具有挑战性。期望的是，使用尽可能少 的组件来提取用于0LED像素的驱动器电路中的这类参数，以使像素孔径最大化。还期望的 是，将参数提取与像素内补偿(in-pixel compensation)结合在一起以使寿命性能最佳化。 像素内补偿是指在不外部地从像素电路提取任何信息的情况下对像素电路内部的老化或 时间依赖参数进行的补偿。
【发明内容】
[0006] 本发明公开的实施例从像素电路读取或提取期望的电路参数，所述像素电路包括 发光装置、用于将可编程的驱动电流提供至所述发光装置的驱动装置、编程输入端以及用 于存储编程信号的存储装置。所述提取方法包括:使所述驱动装置截止，从外部源将预定的 电压供应至所述发光装置，使所述发光装置放电直到所述发光装置截止，并随后在所述发 光装置被截止时读取所述发光装置上的电压。在一个实施例中，在不同的时间经由相同的 外部线读取多个像素电路中的各所述发光装置的所述电压。可以通过如下方式来影响对所 期望参数的读取:将所述像素电路连接至电荷栗放大器;使所述电荷栗放大器与所述像素 电路隔离以提供与电荷电平成比例或对来自所述像素电路的电流进行积分的电压输出；读 取所述电荷栗放大器的所述电压输出；以及从所述电荷栗放大器的所述电压输出确定至少 一个像素电路参数。
[0007] 另一实施例通过如下方式从像素电路提取电路参数:将所述驱动装置导通，使得 所述发光装置的电压上升至高于它的导通电压的电平;使所述驱动装置截止，使得所述发 光装置上的电压通过所述发光装置被放电直到所述发光装置截止；以及随后在所述装置被 截止时读取所述发光装置上的电压。
[0008] 另一实施例通过如下方式从像素电路提取电路参数:对所述像素电路进行编程； 使所述驱动装置导通；以及通过（i)在将预定的电压施加至所述驱动装置时读取流经所述 驱动装置的电流或（ii)在使预定的电流流过所述驱动装置时读取所述驱动装置上的电压 来提取所述驱动装置的参数。
[0009] 另一实施例通过如下方式从像素电路提取电路参数:使所述驱动装置导通，并在 改变所述驱动晶体管的栅极与源极或漏极之间的电压以使所述驱动晶体管在第一时间间 隔期间在线性区中操作并在第二时间间隔期间在饱和区中操作时，测量所述驱动晶体管的 电流和电压；以及根据用在所述两个区中操作的所述驱动晶体管测量出的所述电流和电压 的关系提取所述发光装置的参数。
[0010] 在本文中示出和说明了许多其它实施例。
[0011] 鉴于参考附图进行的各种实施例和/或各方面的详细说明，本发明的上述的和另 外的各方面和各实施例对本领域技术人员而言将是显而易见的。接下来提供附图的简短说 明。
【附图说明】
[0012] 在阅读下面的详细说明并参考附图后，本发明的前述的和其它的优点将变得显而 易见。
[0013]图1是具有补偿控制的AM0LED显示器的框图；
[0014] 图2是用于图1中的AM0LED显示器中的双晶体管像素的数据提取电路的电路图；
[0015] 图3A是送至图2中的用于提取n型驱动晶体管的阀值电压和迀移率的数据提取电 路的信号的信号时序图；
[0016]图3B是在n型驱动晶体管的情况下送至图2中的用于提取0LED的特性电压的数据 提取电路的信号的信号时序图；
[0017] 图3C是送至图2中的用于以直接读取的方式提取n型驱动晶体管的阀值电压的数 据提取电路的信号的信号时序图；
[0018] 图4A是送至图2中的用于提取p型驱动晶体管的阀值电压和迀移率的数据提取电 路的信号的信号时序图；
[0019]图4B是在p型驱动晶体管的情况下送至图2中的用于提取0LED的特性电压的数据 提取电路的信号的信号时序图；
[0020] 图4C是送至图2中的用于以直接读取的方式提取p型驱动晶体管的阀值电压的数 据提取电路的信号的信号时序图；
[0021] 图4D是送至图2中的用于通过使用n型或p型驱动晶体管直接地读取0LED导通电压 的数据提取电路的信号的信号时序图；
[0022] 图5是用于图1中的AM0LED显示器的像素的三晶体管驱动电路的提取参数的数据 提取电路的电路图；
[0023] 图6A是送至图5中的用于提取驱动晶体管的阀值电压和迀移率的数据提取电路的 信号的信号时序图；
[0024] 图6B是送至图5中的用于提取0LED的特性电压的数据提取电路的信号的信号时序 图；
[0025] 图6C是送至图5中的用于以直接读取的方式提取驱动晶体管的阀值电压的数据提 取电路的信号的信号时序图；
[0026] 图6D送至图5中的用于以直接读取的方式提取0LED的特性电压的数据提取电路的 信号的信号时序图；
[0027]图7是用于读出AM0LED显示器中的像素电路的驱动晶体管和0LED的特性的提取周 期的流程图；
[0028] 图8是不同的参数提取周期和最终的应用的流程图；以及
[0029] 图9是数据提取系统的组件的框图和流程图。
[0030] 图10是到用于提取图5中的电路的修改版本中的驱动晶体管的阀值电压和迀移率 的数据提取电路的信号的信号时序图；
[0031] 图11送至用于提取图5中的电路的修改版本中的0LED的特性电压的数据提取电路 的信号的信号时序图；
[0032]图12是用于从图1的AM0LED显示器中的像素的驱动电路读取像素电荷的数据提取 电路的电路图；
[0033] 图13是送至用于通过外部地初始化节点来读取像素状态的图12的数据提取电路 的信号的信号时序图；
[0034] 图14是用于通过外部地初始化节点来读取图12的电路的像素状态的流程图；
[0035] 图15是送至用于通过内部地初始化节点来读取像素状态的图12的数据提取电路 的信号的信号时序图；
[0036] 图16是用于通过内部地初始化节点来读取图12的电路中的像素状态的流程图； [0037]图17是用于从图1中的AM0LED显示器中的两个不同像素读取像素电荷的使用公共 监控线的像图12的电路那样的一对电路的电路图；
[0038] 图18是当共用监控线时发送至用于读取像素电荷的图17的数据提取电路的信号 的信号时序图；以及
[0039] 图19是用于读取像图17的电路那样的使用公共监控线的一对电路的像素状态的 流程图。
[0040] 图20A是改进像素电路的示意电路图。
[0041]图20B是图示了图20A的使用基于电荷的补偿的像素电路的操作的时序图。
[0042]图21是图示了图20A的像素电路的用于获得驱动晶体管的参数的示值读数的操作 的时序图。
[0043]图22是图示了图20A的像素电路的用于获得0LED的参数的示值读数的操作的时序 图。
[0044] 图23是图示了图20A的像素电路的用于获得0LED的参数的示值读数的改进操作的 时序图。
[0045] 图24是用于从使用外部补偿的像素电路提取寄生电容的电路。
[0046] 图25图示了可用于电流测量的像素电路。
[0047] 图26是使用基于电荷的像素内补偿实现的示例像素电路及它的相关时序图。
[0048] 图27示出了与图26所示的像素电路相同但使用不同时序顺序的像素电路。
[0049]图28是EM信号被分为两个信号以使用于补偿的像素电路的内部节点复位的另一 像素电路的示例。
[0050]图29是能够经由监控线读取0LED电流或电压的像素电路和时序图的另一示例。 [0051]图30是对驱动晶体管的变化或老化进行补偿的基于电荷的补偿像素电路及其时 序图的另一不例。
[0052]图31是具有使存储电容器至少部分地放电的放电周期的像素电路和相关时序图 的另一不例。
[0053]图32与图31类似，除了驱动晶体管T1被编程为像开关一样作用之外。
[0054]图33是经由监控线（其还能够充当用于编程信息的参考线和/或数据线)读出0LED 电压或电流的像素电路及其相关时序图。
[0055]图34是图不了实现EM功能的另一方法的另一像素电路及相关时序图。
[0056]图35是常规的像素电路。
[0057] 图36是一个或多个开关能够在像素阵列的行和/或列之间被共用的像素电路。
[0058] 图37示出了与图36的像素电路类似但使用不同的编程操作的像素电路。
[0059]图38图示了共用一个或多个开关的另一像素电路。
[0060]图39A和39B图不了具有放电周期的像素电路和相关时序图。
[0061 ]图40A和40B图不了具有复位周期的另一像素电路和相关时序图。
[0062]图41A和41B图不了具有复位和读出周期的又一像素电路和相关时序图。
[0063]图42A和42B图不了具有复位和读出周期的又一像素电路和相关时序图。
[0064]图43A和43B图不了具有编程周期之后的读出周期的另一像素电路和相关时序图。 [0065]图44A和44B图示了具有在使用截止电流对像素电路进行编程的编程周期之后的 读出周期的另一像素电路和相关时序图。
[0066]图45A和45B图不了具有放电周期的另一像素电路和相关时序图。
[0067]图46A和46B图不了具有复位周期的另一像素电路和相关时序图。
[0068]图47A和47B图不了具有复位和读出周期的又一像素电路和相关时序图。
[0069]图48A和48B图不了具有复位和读出周期的又一像素电路和相关时序图。
[0070]图49A和49B图不了具有在编程周期之后的读出周期的又一像素电路和相关时序 图。
[0071]虽然本发明易进行各种修改和可替代的形式，但是在附图中通过示例的方式示出 了特定实施例并且将在本说明书中详细说明。然而，应当明白，本发明并不意图限于所公开 的特殊形式。相反，本发明覆盖落入如由所附权利要求所限定的本发明的精神和范围内的 所有修改、等同物和替代方案。
【具体实施方式】
[0072]图1是具有有源矩阵区域或像素阵列102的电子显示系统100,在该像素阵列102 中，nXm的阵列像素104以行和列的构造来布置。为了方便示例，仅仅示出了两行和两列。在 像素阵列102的有源矩阵区域的外部是外围区域106,其中布置有用于驱动和控制像素阵列 102的外围电路。外围电路包括地址或栅极驱动器电路108、数据或源极驱动器电路110、控 制器112和可选电源电压（例如，Vdd)驱动器114。控制器112控制栅极驱动器108、源极驱动 器110和电源电压驱动器114。栅极驱动器108在控制器112的控制之下对地址线或选择线 SEL[i]和SEL[i+l]等进行操作，一条所述地址线或选择线对应于像素阵列102中的像素或 像素电路104中的每一行。在下述的像素共用构造中，栅极或地址驱动器电路108还能够可 选择地对全局选择线GSEL[j]且可选择地对/GSEL[j]进行操作，全局选择线GSEL[j]或/ GSEL[j]对像素阵列102中的像素104中的多个行(诸如像素104的每两行)进行操作。源极驱 动器电路110在控制器112的控制之下对电压数据线Vdata[k]和Vdata[k+1]等进行操作，一 条电压数据线对应于像素阵列102中的像素104中的每一列。电压数据线给每一个像素104 运送表示像素104中的每个发光装置的亮度的电压编程信息。在每个像素104中的诸如电容 器等存储元件存储所述电压编程信息直到发光或驱动周期使发光装置导通。可选电源电压 驱动器114在控制器112的控制之下控制电源电压(EL_Vdd)线，一条电源电压线对应于像素 阵列102中的像素104中的每一行或列。
[0073]显示系统100还包括从数据输出线VD[k]和VD[k+l]等读出输出数据的电流供应和 读出电路120,一条数据输出线对应于像素阵列102中的像素 104中的每一列。
[0074] 如已知的，显示系统100中的每个像素或像素电路104需要使用表示像素104中的 发光装置的亮度的信息（电流或电压或电荷的形式)来进行编程。帧限定了包括（i)编程周 期或阶段以及(ii)驱动或发光周期或阶段的时间段，在编程周期或阶段期间使用表示亮度 的编程电压来对显示系统100中的每个像素进行编程，并且在驱动或发光周期或阶段期间 每个像素中的每个发光装置被导通从而以与存储在存储元件中的编程电压相称的亮度发 光。因此，帧是组成在显示系统100上显示的完整的运动图像的许多静态图像中的一个。至 少存在用于编程和驱动像素的两种方案:逐行或者逐帧。在逐行编程中，在下一行像素被编 程和驱动之前，一行像素被编程并且随后被驱动。在逐帧编程中，首先显示系统100中的所 有行的像素都被编程，并且立即驱动所有行的像素。任一种方案都可以在每帧的开始或结 束处采用短暂的垂直消隐时间，在该垂直消隐时间内像素既不被编程也不被驱动。
[0075] 位于像素阵列102外面的组件可以被布置在其上布置有像素阵列102的同一个物 理基板上的像素阵列102周围的外围区域106中。这些组件包括栅极驱动器108、源极驱动器 110、可选电源电压驱动器114以及电流供应和读出电路120。可替代地，外围区域106中的一 些组件可以被布置在与像素阵列102相同的基板上而其它组件被布置在不同的基板上，或 者外围区域中的所有组件可以被布置在与其上布置有像素阵列102的基板不同的基板上。 栅极驱动器108、源极驱动器110和电源电压驱动器114 一起构成显示驱动器电路。某些构造 中的显示驱动器电路可包括栅极驱动器108和源极驱动器110但不包括电源电压控制114。
[0076] 当在饱和状态中被偏置时，金属氧化物半导体(M0S)晶体管(此情况下关注的是薄 膜晶体管）的一阶I-V特性被建模为：
[0078] 这里，Id是漏极电流且VGS是施加在晶体管的栅极端子与源极端子之间的电压差。 应用在显示系统100上的薄膜晶体管器件由于老化和迀移率(y)和阀值电压(V th)的加工差 异而呈现出非均匀性行为。因此，对于施加在栅极与源极之间的恒定电压差VCS，像素矩阵 102上的每个晶体管基于不确定的迀移率和阀值电压可能具有不同的漏极电流：
[0079] lD(i,j)=f(lJ-i,j,Vthi,j)
[0080] 这里，i和j是像素在诸如图1的像素阵列102等的像素的nXm阵列中的坐标（行和 列)。
[0081 ]图2示出了包括双晶体管(2T)驱动器电路202和读出电路204的数据提取系统200。 在具有2T像素电路104的显示系统中，电源电压控制114是可选择的。读出电路204是电流供 应和读出电路120的一部分并从如图1所示的一列像素104收集数据。读出电路204包括电荷 栗电路206和开关盒电路208。电压源210通过开关盒电路208将电源电压提供至驱动器电路 202。电荷栗电路206和开关盒电路208被应用在阵列102的顶部侧或底部侧(诸如在图1中的 电压驱动114和电流供应和读出电路120中）。这是通过在与像素阵列102相同的基板上的直 接制造或通过将微芯片接合在基板上或作为混合解决方案的flex来实现的。
[0082] 驱动器电路202包括驱动晶体管220、有机发光器件222、漏极存储电容器224、源极 存储电容器226和选择晶体管228。供电线212向诸如驱动器电路202等一列驱动器电路提供 电源电压以及监控路径(针对读出电路204)。选择线输入端230连接至选择晶体管228的栅 极。编程数据输入端232通过选择晶体管228连接到驱动晶体管220的栅极。驱动晶体管220 的漏极连接到电源电压线212且驱动晶体管220的源极连接到0LED 222。选择晶体管228控 制编程输入端230到驱动晶体管220的栅极的连接。源极存储电容器226连接在驱动晶体管 220的栅极与源极之间。漏极存储电容器224连接在驱动晶体管220的栅极与漏极之间。0LED 222具有被建模为电容器240的寄生电容。电源电压线212同样具有被建模为电容器242的寄 生电容。本示例中的驱动晶体管220是由非晶硅制成的薄膜晶体管。当然，也可以使用诸如 多晶硅或金属氧化物等其它材料。节点244是驱动晶体管220的源极与0LED 222的阳极连接 在一起的电路节点。在本示例中，驱动晶体管220是n型晶体管。如下面将说明地，可以使用p 型驱动晶体管代替n型驱动晶体管220来实现系统200。
[0083] 读出电路204包括电荷栗电路206和开关盒电路208。电荷栗电路206包括具有正负 输入端的放大器250。放大器250的负输入端连接到电容器252(Cint)，电容器252Cint在到放 大器250的输出端256的负反馈环路中与开关254并联。开关254(S4)被用来在预充电阶段期 间对电容器252(：_进行放电。放大器250的正输入端连接至共模电压输入端258(VCM)。放大 器250的输出256表示如下面将说明的驱动晶体管220和0LED 222的各种提取参数。
[0084]开关盒电路208包括用于控制去往和来自像素驱动器电路202的电流的多个开关 260(S1)、262(S2)和264(S3)。开关260(S1)在复位阶段期间被用来提供接地的放电路径。开 关262(S2)在像素104的正常操作期间以及在读出的积分阶段期间提供电源连接。开关264 (S3)被用来使电荷栗电路206与电源线电压212(VD)隔离。
[0085]如图2所示，针对每个像素104的双晶体管像素驱动器电路202的总体读出构思来 自于以下事实:存储在由跨越0LED 222两端的电容器240表示的寄生电容上的电荷具有驱 动晶体管220的阀值电压和迀移率以及OLED 222的导通电压的有用信息。这类参数的提取 可用于各种应用。例如，这样的参数可被用来对像素104的编程数据进行修改，以补偿像素 变化和保持图像质量。这样的参数还可被用来预老化像素阵列102。这些参数还可被用来评 估制造像素阵列102的工艺良率(process yield)。这些或其它参数可以通过本文所述的具 有诸如监控线等连接至用于提取或读取这样的参数的像素电路的线的任意像素电路而被 提取。
[0086] 假定电容器240(Coled)最初被放电，则电容器240(Coled)需要一些时间来充电至使 驱动晶体管220截止的电压电平。此电压电平是驱动晶体管220的阀值电压的函数。施加至 编程数据输入端232 (VData)的电压必须足够低，使得0LED 222的稳定电压（se 11e 1 d voltage) (Voled)小于OLED 222本身的导通阀值电压。在此情况下，VData-VQLED是驱动晶体管 220的阀值电压(V th)的线性函数。为了提取诸如驱动晶体管220等薄膜晶体管器件的迀移 率，要考虑这类装置的作为阀值电压和迀移率的函数的瞬时稳定(transient settling)。 假定诸如驱动晶体管220等TFT器件之间的阀值电压偏差被补偿，则开始积分之后以恒定的 间隔取样的节点244的电压仅是诸如关注的驱动晶体管220等TFT器件的迀移率的函数。 [0087]图3A至3C是在假定驱动晶体管220是n型晶体管的情况下施加至图2中的用于提取 驱动电路200中的诸如驱动晶体管220的阀值电压和迀移率以及0LED 222的导通电压等参 数的组件的控制信号的信号时序图。这类控制信号可被控制器112施加至图1中的源极驱动 器110、栅极驱动器108和电流供应和读出电路120。图3A是示出了施加至用于提取驱动晶体 管220的阀值电压和迀移率的提取电路200的信号的时序图。图3A包括用于图2中的选择输 入端230的信号302、至开关260的信号304(^0、用于开关262的信号306(9 2)、用于开关 264的信号308(寧3)、用于开关254的信号310(识4)、用于图2中的编程数据输入端232的 编程电压信号312、图2中的节点244的电压314以及用于图2中的放大器250的输出端256的 输出电压信号316。
[0088]图3A示出了读出过程的四个阶段，即复位阶段320、积分阶段322、预充电阶段324 和读取阶段326。该过程通过将高选择信号302激活至选择输入端230而开始。选择信号302 将在如图3A所示的整个读出过程中被保持为高。
[0089] 在复位阶段320期间，为了提供接地的放电路径，将到开关260的输入信号304 C 1)设置为高。在此阶段中，到开关262的信号306(炉2)、到开关264的信号308(<? 3)、 到开关250的信号310( <jP 4)被保持为低。足够高的电压电平(VRST_TFT)被施加至编程数据输 入端232(VData)以使流经驱动晶体管220的电流最大化。因此，图2中的节点244处的电压被 放电至地面，以为下一周期做准备。
[0090] 在积分阶段322期间，到开关262的信号304'、炉2)保持为高，这提供了从电压源210 通过开关262的充电路径。在此阶段中，到开关260的信号304(苹丨）、到开关264的信号308 (9 3)和到开关250的信号310(妒4)被保持为低。编程电压输入端232(VData)被设定为电压 电平(V INT_TFT)，使得一旦电容器240(C〇led)被完全地充电，节点244处的电压小于0LED 222的 导通电压。这种情况将使在驱动晶体管220的读取期间来自0LED 222的任何干扰最小化。在 积分时间即将结束之前，为了使电容器240(CQLED)上的电荷与电路的剩余部分隔离，将送至 编程电压输入端232 ( VData)的信号3 12降低至V〇FF。
[0091 ]当积分时间足够长时，存储在电容器240(Coled)上电荷将是驱动晶体管220的阀值 电压的函数。对于缩短的积分时间，节点244处的电压将经历不完整的稳定且存储在电容器 240(CQLED)上的电荷将是驱动晶体管220的阀值电压和迀移率这两者的函数。因此，可行的 是，通过使用短积分阶段和长积分阶段获取两个单独的读数来提取这两个参数。
[0092] 在预充电阶段324期间，将到开关260的信号304(爭1)和到开关262的信号306 (9 2)设定为低。一旦到开关254的输入信号310Cg> 4)被设定为高，放大器250就被设定为 全反馈构造。为了保护放大器250的输出级免受来自电源电压210的短路电流的影响，当到 开关262的信号306(<jp 2)被设定为低时，到开关264的信号3081 3)变高。当开关264被关 闭时，电源线的寄生电容242被预充电至共模电压VCM。共模电压VCM是必定低于0LED 222的 导通电压的电压电平。在预充电阶段即将结束之前，将送至开关254的信号310(<p 4)设定为 低，以使电荷栗放大器250为读取周期做准备。
[0093] 在读取阶段336期间，将送至开关260的信号304(<jP丨）、送至开关262的信号306 (f 2)和送至开关254的信号310(少4)设定为低。将用于开关264的信号308(炉3)保持为 高，以提供从驱动电路202到电荷栗放大器250的电荷传输路径。将足够高的电压312 (V RD_TFT)施加至编程电压输入端232(VData)，以使驱动晶体管220的沟道电阻最小化。如果积 分周期足够长，则累积在电容器252(C int)上的电荷不是积分时间的函数。因此，这种情况下 的电荷栗放大器250的输出电压等于：
[0094] Kut ~---{^Dam ~Kh)
[0095] 对于缩短的积分时间，累积在电容器252(Cint)上的电荷由以下公式给出：
[0096]
[0097]因此，电荷栗放大器250在读取周期结束时的输出电压256等于： 1 V / 、
[0098] V_=--?决 cintJ
[0099] 因此，可以通过在读取阶段326的中间以及在读取周期326结束时读取放大器250 的输出电压256来提取驱动晶体管220的阀值电压和迀移率。
[0100] 图3B是用于图2中的0LED 222的阀值导通电压参数的读取过程的时序图。0LED 222的读取过程同样包括四个阶段:复位阶段340、积分阶段342、预充电阶段344和读取阶段 346。正如图3A中的驱动晶体管220的读取过程那样，0LED的读取过程通过使用高选择信号 302激活选择输入端230而开始。送至开关260的信号304(免丨）、送至开关262的信号306 (<P 2)、送至开关264的信号308(炉3)和送至开关254的信号310(炉4)的时序与图3A中的 驱动晶体管220的读取过程相同。用于对输入端232编程的编程信号332、用于节点244的信 号334和用于放大器250的输出的输出信号336与图3A中的信号不同。
[0101]在复位阶段340期间，将足够高的电压电平332(Vrst_〇lED)施加至编程数据输入端 232 (VData)，以使流经驱动晶体管220的电流最大化。因此，图2中的节点244处的电压通过开 关260被放电至地面，以为下一周期做准备。
[0102]在积分阶段342期间，送至开关262的信号306(炉2)保持为高，这提供了从电压源 210经过开关262的充电路径。编程电压输入端232(VData)被设定为电压电平332(ViNT_〇led)， 使得一旦电容器240(C〇led)被完全地充电，节点244处的电压就大于0LED 222的导通电压。 在此情况下，到积分阶段342结束时，驱动晶体管220-直驱动恒定电流通过0LED 222。 [0103]在预充电阶段344期间，通过送至编程输入端232的信号332使驱动晶体管220截 止。电容器240(CQLED)被允许放电，直到预充电阶段344结束时它达到0LED 222的导通电压。 [0104]在读取阶段346期间，将足够高的电压332(VRD_QLED)施加至编程电压输入端232 (V Data)，以使驱动晶体管220的沟道电阻最小化。如果预充电阶段足够长，则电容器252 (Cint)两端的稳定电压将不是预充电时间的函数。因此，在读取阶段结束时电荷栗放大器 250的输出电压256由以下公式给出：
[0106] 将到开关264的信号308(争:3:)保持为高，以提供从驱动电路202到电荷栗放大器 250的电荷传输路径。因此，输出电压信号336可用于确定0LED 220的导通电压。
[0107]图3C是用于使用图2中的提取电路200的驱动晶体管220的直接读取的时序图。直 接读取过程具有复位阶段350、预充电阶段352和积分/读取阶段354。该读出过程通过激活 图2中的选择输入端230而开始。在如图3C所示的整个读出过程中，送至选择输入端230的选 择信号302被保持为高。用于开关260的信号364(<jP丨)和用于开关262的信号366(爭 2)在此 读出过程中是无效的（inactive)。
[0108]在复位阶段350期间，为了提供到虚拟地面的放电路径，将用于开关264的信号368 (识3)和用于开关254的信号370( <p 4)设定为高。将足够高的电压372(VRST_TFT)施加至编程 输入端232(V Data)，以使流经驱动晶体管220的电流最大化。因此，节点244被放电至共模电 压374(VCMrst)，以为下一周期做准备。
[0109] 在预充电阶段354期间，通过将截止电压372(VQFF)施加至图2中的编程输入端232 来使驱动晶体管220截止。为了对线路电容进行预充电，将送至放大器250的正输入端的共 模电压输入258提高至VCM RD。在预充电阶段354结束时，使送至开关254的信号370(<p 4)截 止，以使电荷栗放大器250为下一周期做准备。
[0110] 在积分/读取阶段356开始时，将编程电压输入端232(VData)提高至使驱动晶体管 220导通的V INT_TFT 372。电容器240(CQLED)开始累积电荷，直到VData减去节点244处的电压等 于驱动晶体管220的阀值电压。与此同时，成比例的电荷被累积在电容器252(C INT)中。因此， 在读取周期356结束时，放大器250的输出端256的输出电压376是由如下公式给出的阀值电 压的函数：
[0112]如上述公式所表示，在直接读取的情况下，输出电压具有正极性。因此，驱动晶体 管220的阀值电压可由放大器250的输出电压确定。
[0113]如上所述，图2中的驱动晶体管2 20可以是p型晶体管。图4A至4C是在驱动晶体管 220是p型晶体管时施加至图2中的用于从驱动晶体管220和0LED 222提取电压阀值和迀移 率的组件的信号的信号时序图。在驱动晶体管220是p型晶体管的示例中，驱动晶体管220的 源极连接到供电线212(VD)且驱动晶体管220的漏极连接到OLED 222。图4A是示出了在驱动 晶体管220是p型晶体管时施加至用于从驱动晶体管220提取阀值电压和迀移率的提取电路 200的信号的时序图。图4A示出了用于图2中的选择输入端232、开关260、开关262、开关264、 开关254、编程数据输入端230、节点244处的电压以及输出电压256的电压信号402至416。以 如下三个阶段进行数据提取:复位阶段420、积分/预充电阶段422和读取阶段424。
[0114] 如图4A所示，选择信号402是低电平有效的并在整个读出阶段420、422和424中被 保持为低。在整个读出过程中，送至开关260的信号404(資]：)和送至开关262的信号406 (屮2)被保持为低(无效）。在复位阶段中，为了将节点244充电至复位共模电压电平VCMrst， 将开关264处的信号4081 3)和开关254处的信号410(少4)设定为高。电荷栗输入端258上 的共模电压输入258(VCMrst)应当足够低，以保持0LED222截止。将编程数据输入端232VData 设定为足够低的值412(VRST_TFT)，以提供通过驱动晶体管220的最大充电电流。
[0115] 在积分/预充电阶段422期间，将共模电压输入端258上的共模电压降低至VCMint且 将编程输入端232(V Data)增大至电平412(VINT_TFT)，使得驱动晶体管220将在相反方向上导 通。如果此阶段的分配时间足够长，则节点244处的电压将下降直到驱动晶体管220的栅极 至源极电压达到驱动晶体管220的阀值电压。在此周期结束之前，为了使电荷栗放大器250 为读取阶段424做准备，送至开关254的信号410(免4)变低。
[0116] 通过将编程输入端232(VData)处的信号412减小至VRD_ TFT以使驱动晶体管220导通 来开始读取阶段424。现在，将存储在电容器240 (Coled )上的电荷传输至电容器254 (CINT)。在 读取阶段424结束时，为了使电荷栗放大器250与驱动电路202隔离，将送至开关264的信号 408(<p 3)设定为低。现在，来自放大器输出端256的输出电压信号416Vcmt是由如下公式给出 的驱动晶体管220的阀值电压的函数：
[0118] 图4B是在假定驱动晶体管220是p型晶体管的情况下用于图2中的0LED 222的阀值 电压的像素内提取的时序图。该提取过程与送至图3A中的用于n型驱动晶体管的提取电路 200的信号的时序非常类似。图4B示出了用于图2中的选择输入端230、开关260、开关262、开 关264、开关254、编程数据输入端232、节点244处的电压以及放大器输出端256的电压信号 432至446。提取过程包括复位阶段450、积分阶段452、预充电阶段454和读取阶段456。此读 出周期与图4A中的读出周期相比的主要区别是在每个读出阶段中施加至驱动电路210的至 编程数据输入端232(V Data)的信号442的电压电平。对于可用于驱动晶体管220的p型薄膜晶 体管，送至选择输入端232的选择信号430是低电平有效的。在如图4B所示的整个读出过程 中，选择输入端232被保持为低。
[0119] 读出过程通过首先在复位阶段450中使电容器240(CQLED)复位而开始。将送至开关 260的信号434(炉P设定为高，以提供接地的放电路径。为了使驱动晶体管220导通，将送至 编程输入端232(VData)的信号442降低至Vrst_qled。
[0120] 在积分阶段452中，将送至开关260的信号434((jP ])和到开关262的信号436(炉2) 分别设定为截止状态和导通状态，以提供到0LED 222的充电路径。电容器240(C〇led)被允许 进行充电，直到节点244处的电压444超出OLED 222的阀值电压以使OLED 222导通。在积分 阶段452结束之前，送至编程输入端232(VData)的电压信号442提高至VQFF以使驱动晶体管 220截止。
[0121] 在预充电阶段454期间，电容器240(CQLED)上的累积电荷被放电到0LED 222中，直 到节点244处的电压444达到0LED 222的阀值电压。而且，在预充电阶段454中，在送至开关 264的信号438(<jP 3)和送至开关254的信号440(:少4)被设定为导通的同时，送至开关260的 信号434(免1)和送至开关262的信号436(炉 2)截止。这为放大器250提供了将供电线212 (VD)预充电至设置在放大器250的正输入端处的共模电压输入端258(VCM)提供了条件。在 预充电阶段结束时，使送至开关254的信号430(识4)截止，以使电荷栗放大器250为读取阶 段456做准备。
[0122] 读取阶段456通过在送至编程输入端232(VData)的电压442被降低至V rd_QlED时使驱 动晶体管220导通而开始。此时，存储在电容器240(C QLED)上的电荷被传输至电容器254 (CINT)，该电容器将放大器250的输出端256处的输出电压446构建为0LED 220的阀值电压的 函数。
[0123]图4C是用于当驱动晶体管220是p型晶体管时图2中的提取系统200中的驱动晶体 管220的阀值电压的直接提取的信号时序图。图4C示出了用于图2中的选择输入端230、开关 260、开关262、开关264、开关254、编程数据输入端232、节点244处的电压以及输出电压256 的电压信号462至476。该提取过程包括预充电阶段480和积分阶段482。然而，在图4C中的时 序图中图示了专用的最后读取阶段484,如果在积分阶段482结束时对电荷栗放大器250的 输出进行采样，则可以消除读取阶段484。
[0124] 该提取过程通过同时地对图2中的漏极存储电容器224、源极存储电容器226、电容 器240 (CQLED)和电容器242进行预充电而开始。为此，如图4C所示地激活送至选择线输入端 230的信号462、送至开关264的信号468和送至开关254的信号470。在整个读出过程中，送至 开关260的信号404(<]0丨）和送至开关262的信号406(9 2)被保持为低。共模电压输入端258 (VCM)的电压电平确定供电线212上的电压并因而确定节点244处的电压。共模电压(VCM)应 当足够低，使得0LED 222不导通。送至编程输入端232(VData)的电压472被设定为足够低的 电平(Vrst-TFT)以使晶体管220导通。
[0125] 在积分阶段482开始时，为了使电荷栗放大器250对流过驱动晶体管220的电流进 行积分，将送至开关254的信号470(<p 4)截止。作为驱动晶体管220的阀值电压以及它的栅 极-源极电压的函数，电荷栗放大器250的输出电压256将以恒定的速率上升。在积分阶段 482结束之前，使送至开关264的信号468(炉3)截止，以使电荷栗放大器250与驱动器电路 220隔离。因此，放大器250的输出电压256由以下公式给出：
[0127] 这里，ITFT是驱动晶体管220的作为迀移率和(VCM-VData-|Vth|)的函数漏极电流。T int 是积分时间的长度。在可选的读取阶段484中，送至开关264的信号468(<p 3)被截止，以使 电荷栗放大器250与驱动器电路202隔离。可以在读取阶段484内的任何时间对作为驱动晶 体管220的迀移率和阀值电压的函数的输出电压256进行采样。
[0128] 图4D是用于图2中的0LED 222的直接读取的时序图。当使用足够高的栅极-源极电 压使驱动晶体管220导通时，驱动晶体管220可被用作用于接入0LED 222的阳极端子的模拟 开关。在此情况下，节点244处的电压基本上等于供电线212(VD)上的电压。因此，通过驱动 晶体管220的驱动电流将仅是0LED 222的导通电压以及供电线212上设定的电压的函数。该 驱动电流可由电荷栗放大器250提供。当在某一时间段内被积分时，积分电路206的输出电 压256就是对0LED 222已经老化多少的测量。
[0129] 图4D是示出了施加至用于经由直接读取从0LED 222提取导通电压的提取电路200 的信号的时序图。图4D示出了读出过程的三个阶段，即预充电阶段486、积分阶段487和读取 阶段488。图4D包括用于图2中的选择输入端230的信号489n或489p、送至开关260的信号490 C<jPi)、用于开关262的信号491(9 2).、用于开关264的信号492(9 3)、用于开关254的信 号493( <p 4)、用于图2中的编程数据输入端232的编程电压信号494n或494p、图2中的节点 244的电压495以及用于图2中的放大器250的输出端256的输出电压信号496。
[0130]该过程通过激活与阵列102中的像素的期望行相对应的选择信号而开始。如图4D 所示，选择信号489n针对n型选择晶体管高电平有效，并且针对p型选择晶体管低电平有效。 在n型驱动晶体管的情况下，将高选择信号489n施加至选择输入端230。对于驱动晶体管 220,在p型驱动晶体管的情况下，将低信号489p施加至选择输入端230。
[0131]在预充电周期486和积分周期487期间，选择信号489n或489p将被保持有效。在此 读出方法中，供1输入490和爭2输入491无效。在预充电周期期间，为了提供信号路径，将开 关信号492史3和开关信号493炉4设定为高，以使电源线(&)的寄生电容242和节点244处的 电压被预充电至放大器250的非反相端子被提供的共模电压(VCMoled)。将足够高的驱动电 压信号494n(VciN_nTFT)或494p(VciN_pTFT)施加至数据输入端232(VData)，以使驱动晶体管220作 为模拟开关操作。因此，电源电压212VD和节点244被预充电至共模电压(VCMoled)，以为下一 周期做准备。在积分阶段487开始时，为了使电荷栗模块206对0LED 222的电流进行积分，使 开关输入493识4截止。作为0LED 222的导通电压和节点244上设定的电压495(即，VCMoled) 的函数，电荷栗模块206的输出电压496将以恒定的速率上升。在积分阶段487结束之前，使 开关信号492<5〇 3截止，以使电荷栗模块206与像素电路202隔离。从这一刻之后，输出电压恒 定直到电荷栗模块206为了另一读取而被复位。当在某一时间段内被积分时，积分器的输出 电压由以下公式给出：
[0133] 其是对0LED老化程度的测量。此公式中的Tint是开关信号493(爭4)的下降沿到开 关信号492(<p 3)的下降沿之间的时间间隔。
[0134] 可以利用诸如图2中的驱动器电路等双晶体管型驱动器电路的类似提取过程来提 取如图5所示的作为数据提取系统500的一部分的三晶体管型驱动器电路的诸如阀值电压 和迀移率等非均匀性和老化参数。数据提取系统500包括驱动电路502和读出电路504。作为 电流供应和读出电路120的一部分，读出电路504从如图1所示的一列像素 104收集数据并且 包括电荷栗电路506和开关盒电路508。电压源510将电源电压(VDD)提供至驱动电路502。电 荷栗电路506和开关盒电路508被应用在阵列102的顶部侧或底部侧(诸如在图1中的电压驱 动114和电流供应和读出电路120中）。这是通过在与像素阵列102相同的基板上的直接制造 或通过将微芯片接合在基板上或通过作为混合解决方案的flex来实现的。
[0135] 驱动电路502包括驱动晶体管520、有机发光器件522、漏极存储电容器524、源极存 储电容器526和选择晶体管528。选择线输入端530连接到选择晶体管528的栅极。编程输入 端532通过选择晶体管528连接到驱动晶体管220的栅极。选择线输入端530还连接到输出晶 体管534的栅极。输出晶体管534连接到驱动晶体管520的源极和电压监控输出线536。驱动 晶体管520的漏极连接到电源电压源510且驱动晶体管520的源极连接到0LED 522。源极存 储电容器526连接在驱动晶体管520的栅极与源极之间。漏极存储电容器524连接在驱动晶 体管520的栅极与漏极之间。0LED 522具有被建模为电容器540的寄生电容。监控输出电压 线536同样具有被建模为电容器542的寄生电容。本示例中的驱动晶体管520是由非晶硅制 成的薄膜晶体管。电压节点544是驱动晶体管520的源极端子与0LED 522之间的点。在本示 例中，驱动晶体管520是n型晶体管。可以使用p型驱动晶体管代替驱动晶体管520来实现系 统 500。
[0136] 读出电路504包括电荷栗电路506和开关盒电路508。电荷栗电路506包括在负反馈 环中具有电容器552(C int)的放大器550。在预充电期间，利用开关554(S4)来对电容器552 (Cint)进行放电。放大器550具有与电容器552和开关554连接的负输入端以及与共模电压输 入端558 (VCM)连接的正输入端。放大器550具有表示如下面将说明的驱动晶体管520和0LED 522的各种提取参数的输出端556。
[0137] 开关盒电路508包括用于引导电流去往和来自驱动电路502的多个开关560、562和 564。开关560在复位阶段期间被用来提供接地的放电路径。开关562在像素104的正常操作 期间以及在读出过程的积分阶段期间提供电源连接。开关564被用来使电荷栗电路506与电 源线电压源510隔离。
[0138] 在三晶体管驱动电路502中，正常通过监控线536进行读取。还能够以与图3A至3C 中的时序信号的过程类似的方式通过电源电压源510的电压电源线进行读取。用于开关560 的输入信号(爭_1)_、开关562的输入信号（识. 2_)、开关564的输入信号_(<5〇 .3).、.开关554的输入 信号(# 4)、选择输入端530以及编程电压输入端532(VData)的精确时序被用来控制读出电 路500的性能。在读出过程的每个阶段期间，将某些电压电平施加至编程数据输入端532 (V Data)和共模电压输入端558(VCM)。
[0139] 三晶体管型驱动电路502可以通过编程电压输入端532和监控输出端536有区别地 进行编程。因此，复位阶段和预充电阶段可被合并到一起形成复位/预充电阶段，该复位/预 充电阶段之后是积分阶段和读取阶段。
[0140] 图6A是涉及图5中的驱动晶体管520的阀值电压和迀移率的提取的信号的时序图。 该时序图包括用于图5中的选择输入端530、开关560、开关562、开关564、开关554、编程电压 输入端532、驱动晶体管520的栅极处的电压、节点544处的电压以及输出电压556的电压信 号602至618。图6A中的读出过程具有预充电阶段620、积分阶段622和读取阶段624。该读出 过程通过同时地对漏极电容器524、源极电容器526以及寄生电容器540和542进行预充电而 开始。为此，如图6A所示地激活选择线电压602、送至开关564的信号608(炉 3)和送至开关 554的信号610(:梦4.)_。.在整个读出周期中，送至开关560的信号604(.資i)和送至开关562的 信号606(少2)保持为低。
[0141] 共模输入端558(VCM)的电压电平确定输出监控线536上的电压并因而确定节点 544处的电压。到共模输入端558(VCM)的电压应当足够低，以使0LED 522不导通。在预充电 阶段620中，送至编程电压输入端532(\^^3)的电压信号612足够高(\%1'_1「1〇以使驱动晶体管 520导通，并且还足够低以使0LED 522-直保持截止。
[0142] 在积分阶段622开始时，使送至选择输入端530的电压602无效，以使电荷能够被存 储到电容器540(CQLED)上。节点544处的电压将开始上升，并且驱动晶体管520的栅极电压将 以源极电容器526的电容值相对于源极电容器526和漏极电容器524的电容值的比值[C S1/ (CS1+CS2)]跟随节点544处的电压上升。一旦驱动晶体管520的栅极电压与节点544处的电压 的差等于驱动晶体管520的阀值电压，充电就将完成。在积分阶段622结束之前，使送至开关 554的信号610(f): 4)截止，以使电荷栗放大器550为读取阶段624做准备。
[0143] 关于读取阶段624,再次激活送至选择输入端530的信号602。编程输入端532上的 电压信号612(VRD_ TFT)足够低以使驱动晶体管520保持截止。此时，存储在电容器240(CQLED) 上的电荷被传输至电容器254 (Cint)并产生与驱动晶体管520的阀值电压成比例的输出电压 618：
[0145] 在读取阶段624结束之前，送至开关564的信号608(史截止以使电荷栗电路506 与驱动电路502隔尚。
[0146] 图6B是用于图5中的0LED 522的导通电压的提取的输入信号的时序图。图6B包括 用于图5中的选择输入端530、开关560、开关562、开关564、开关554、编程电压输入端532、驱 动晶体管520的栅极处的电压、节点544处的电压、共模电压输入端558以及输出电压556的 电压信号632至650。图6B中的读出过程具有预充电阶段652、积分阶段654和读取阶段656。 类似于针对图6A中的驱动晶体管220的读出，读出过程以在预充电阶段652中同时地对漏极 电容器524、源极电容器526以及寄生电容器540和542进行预充电的方式开始。为此，如图6B 所示地激活送至选择输入端530的信号632、送至开关564的信号638(争3)和送至开关554的 信号640(炉4)。在整个读出周期中，信号634(识_ 和信号636(爭2.)保持为低。送至共模电 压输入端258的输入电压648(VCMPre)应当足够高以使0LED 522被导通。送至编程输入端532 (VData)的电压642(VPre__)足够低以保持驱动晶体管520截止。
[0147] 在积分阶段654开始时，使送至选择输入端530的电压632无效，以使得电荷能够被 存储到电容器540(CQLED)上。节点544处的电压将开始下降，并且驱动晶体管520的栅极电压 将以源极电容器526的电容值相对于源极电容器526和漏极电容器524的电容值的比值[C S1/ (CS1+CS2)]跟随节点544处的电压下降。一旦节点544处的电压达到0LED 522的导通电压 (Voled)，放电就完成。在积分阶段654结束之前，使送至开关554的信号640(史4)截止，以使 电荷栗电路506为读取阶段656做准备。
[0148] 关于读取阶段656,再次激活送至选择输入端530的信号632。编程输入端532上的 电压信号642(VRD_ QLED)应当足够低以使驱动晶体管520保持截止。然后，存储在电容器540 (Coled)上的电荷被传输至电容器552(Cint)，从而在放电输出端556处产生与OLED 522的导 通电压成比例的输出电压650:
[0150] 在读取阶段656结束之前信号638(炉3)截止，以使电荷栗电路508与驱动电路502 隔离。
[0151] 如图所示，监控输出晶体管534为驱动晶体管520或0LED 522提供了用于电流的线 性积分的直接路径。可以在预充电周期和积分周期中执行读出。然而，图6C示出了用于额外 的最后读取阶段的输入信号的时序图，如果在积分阶段结束时对电荷栗电路508的输出采 样，则可以消除该读取阶段。图6C包括用于图5中的选择输入端530、开关560、开关562、开关 564、开关554、编程电压输入端532、节点544处的电压以及输出电压556的电压信号662至 674。因此，图6C中的读出过程具有预充电阶段676、积分阶段678和可选的读取阶段680。
[0152] 如图6C所示的图5中的n型驱动晶体管520的直接积分读出过程通过同时地对漏极 电容器524、源极电容器526以及寄生电容器540和542进行预充电而开始。为此，如图6C所示 地激活送至选择输入端530的信号660、送至开关564的信号666(:识3.)和送至开关554的信号 66&(识4):.。在整个读出周期中，送至开关560的信号662(谬I)和送至开关562的信号664 (9 2)保持为低。共模电压输入端558(VCM)的电压电平确定监控输出线536上的电压并因 而确定节点544处的电压。共模电压输入端558的电压信号(VCMtft)足够低以使0LED 522不 导通。送至编程输入端532(VData)的信号670(VQN_ TFT)足够高以使驱动晶体管520导通。
[0153] 在积分阶段678开始时，为了使电荷栗放大器550能够对来自驱动晶体管520的电 流进行积分，使送至开关554的信号668(少 4)截止。作为驱动晶体管520的阀值电压、迀移率 和栅极-源极电压的函数，电荷栗放大器550的输出电压674以恒定的速率下降。在积分阶段 结束之前，使送至开关564的信号666(<p 3)截止，以使电荷栗电路508与驱动电路502隔离。 因此，输出电压由以下公式给出：
[0155] 这里，ITFT是驱动晶体管5 20的作为迀移率和(VData-VCM-Vth)的函数的漏极电流。Tint 是积分时间的长度。可以在读取阶段680内的任何时间对作为驱动晶体管520的迀移率和阀 值电压的函数的输出电压674进行采样。
[0156] 图6D示出了用于图5中的0LED 522的导通（阀值）电压的直接读取的输入信号的时 序图。图6D包括用于图5中的选择输入端530、开关560、开关562、开关564、开关554、编程电 压输入端532、节点544处的电压以及输出电压556的电压信号682至696。图6C中的读出过程 具有预充电阶段697、积分阶段698和可选的读取阶段699。
[0157] 图6D中的读出过程通过同时地对漏极电容器524、源极电容器526以及寄生电容器 540和542进行预充电而开始。为此，如图6D所示地激活到送至选择输入端530的信号682、送 至开关564的信号688(免3)和送至开关554的信号690(识4)。在整个读出周期中，信号684 (识I)和信号686(沪2)保持为低。共模电压输入端558(VCM)的电压电平确定监控输出线 536上的电压并因而确定节点544处的电压。共模电压输入端558的电压信号（VCMoled)足够 高以使0LED 522导通。编程输入端532(VData)的信号692(VQFF_TFT)足够低以使驱动晶体管520 保持截止。
[0158] 在积分阶段698阶段开始时，为了使电荷栗放大器550能够对来自0LED 522的电流 进行积分，使送至开关552的信号690(史4)截止。作为0LED 522的阀值电压和0LED 522两 端的电压的函数，电荷栗放大器550的输出电压696将以恒定的速率上升。
[0159] 在积分阶段698结束之前，使送至开关564的信号688(<5〇 3)截止，以使电荷栗电路 508与驱动电路502隔尚。因此，输出电压由以下公式给出：
[0161] 这里，10LED是作为(VCM-Vth)的函数的0LED电流，且Tint是积分时间的长度。可以在读 取阶段699期间内的任何时间对作为0LED 522的阀值电压的函数的输出电压进行采样。
[0162] 计算机、软件和网络领域的技术人员将理解，可以通过使用根据如本文所说明和 所图示的教导而编程的一个或多个通用计算机系统、微处理器、数字信号处理器、微控制 器、专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程逻辑器件(FPLD)和现场可编 程门阵列(FPGA)等来方便地实现图1中的控制器112。
[0163] 此外，两个或更多计算系统或设备可被本文中说明的任一控制器所取代。因此，还 能够按照期望实现诸如冗余和复制等分布处理的原理和优点以增加本文中说明的控制器 的鲁棒性和性能。控制器还可在计算机系统或在使用任何适当的接口机制和通信技术的任 意网络环境上扩展的系统上被实现，所述通信技术例如包括任何适当形式的电信(例如，声 音和调制解调器等）、公用交换电话网（PSTN)、分封数据网路(PDN)、互联网、内联网以及它 们的组合等。
[0164] 现将参考图7所示的流程图对示例性数据提取过程的操作进行说明。图7中的流程 图表示用于确定能够使图1中的像素104的孔径最大化的简单驱动器电路的阀值电压和迀 移率的示例性机器可读指令。在本示例和本文中的任何其它流程图示例中，机器可读指令 包括由（a)处理器、（b)控制器和/或（c)一个或多个其它适当的处理装置执行的算法。所述 算法可具体体现在存储在诸如闪存、CD-ROM、软盘、硬盘驱动器、数字化视频(通用）光盘 (DVD)或其它存储设备等实体媒介上的软件中，然而本领域普通技术人员将容易理解的是， 可替代地，全部算法和/或部分算法能够由设备而不是处理器来执行，并且/或者以众所周 知的方式在固件或专用硬件中具体实现(例如，其可由专用集成电路(ASIC)、可编程逻辑器 件(PLD)、现场可编程逻辑器件(FPLD)、现场可编程门阵列(FPGA)和离散逻辑等来实现）。例 如，可通过软件、硬件和/或固件来实现提取序列的任一或所有组件。而且，可手动地实现由 本文中的流程图（包括图7)表示的一些或所有的机器可读指令。另外，虽然参考本文中图示 的流程图（包括图7)对示例性算法进行说明，但是本领域普通技术人员将容易理解的是，可 替代地，可以使用很多执行示例性机器可读指令的其它方法。例如，可以改变模块的执行顺 序，并且/或者可以改变、消除或组合一些模块。
[0165] 通过使对应的选择和编程线导通来选择被研究的像素或像素电路104(700)。一旦 选择了像素104,就以四个阶段执行读出。读出过程通过首先在复位阶段中对OLEDK^d)两 端的寄生电容进行放电而开始(702)。接下来，使驱动晶体管导通某一时间量，这使一些电 荷能够被累积在OLED Coied两端的电容上（704)。在积分阶段中，使选择晶体管截止，以使 OLED Cc^d两端的电容上的电荷隔离并且随后将线路寄生电容(CP)预充电至已知的电压电 平(706)。最后，在读取阶段中，再次使驱动晶体管导通，以使OLED Ceded两端的电容上的电 荷能够被传输至电荷栗放大器输出端(708)。放大器的输出代表了作为迀移率和阀值电压 的函数的量。所述读出过程是通过在其它像素被校正的同时取消选定像素以防止干扰而完 成的(710)。
[0166] 图8是用于诸如图2中的双晶体管电路和图5中的三晶体管电路等像素电路的不同 提取周期和参数应用的流程图。一个过程是涉及电荷传输的像素内积分(800)。将与关注的 参数相关的电荷累积在像素的内部电容中（802)。然后，将电荷传输至诸如电荷栗或积分器 等外部读出电路以建立比例式电压（804)。另一过程是离像素积分（of f-pixel integration)或直接积分(810)。通过诸如电荷栗或积分器电路等外部读出电路来直接地 对器件电流进行积分(812)。
[0167] 在这两个过程中，对产生的电压进行后处理，以获得诸如驱动晶体管的阀值电压 或迀移率或者0LED的导通电压等关注的参数（820)。然后，可将提取的参数用于各种应用 (822)。使用这些参数的示例包括根据提取的参数修改编程数据以对像素变化进行补偿 (824)。另一示例是对像素的面板进行预老化(826)。另一示例是评估制造之后的像素的面 板的工艺良率(828)。
[0168] 图9是数据提取系统的组件的框图和流程图，所述数据提取系统包括像素电路 900、开关盒902以及可以是电荷栗/积分器的读出电路904。像素电路900的构成组件(910) 包括诸如0LED等发光装置、诸如驱动晶体管等驱动装置、诸如电容器等存储装置以及诸如 选择开关等接入开关。开关盒902的构成组件912包括可由外部控制信号控制的一组电子开 关。读出电路904的构成组件914包括放大器、电容器和复位开关。
[0169] 可以如框920所示地存储关注的参数。本示例中关注的参数可包括驱动晶体管的 阀值电压、驱动晶体管的迀移率以及0LED的导通电压。开关盒902的功能用框922表示。所述 功能包括操纵像素电路900内外的电流、提供位于像素电路900与读出电路904的电荷栗之 间的放电路径以及使读出电路904的电荷栗与像素电路900隔离。读出电路904的功能用框 924表示。一个功能包括如同在图8中的步骤800至804中那样，在像素内积分的情况下，将来 自像素电路900的内部电容的电荷传输至读出电路904的电容器，以产生与该电荷成比例的 电压。另一个功能包括如同在图8中的步骤810至814中那样，在某一时间内对像素电路900 的驱动晶体管或0LED的电流进行积分，以产生与所述电流成比例的电压。
[0170]图10是涉及图5的电路的修改版本中的驱动晶体管520的阀值电压和迀移率的提 取的信号的时序图，在该修改版本中，输出晶体管534的栅极连接到单独的控制信号线RD而 不是SEL线。图10中的读出过程具有预充电阶段1001、积分阶段1002和读取阶段1003。在预 充电阶段1 〇〇 1期间，通过使SEL信号和RD信号均为高来使驱动晶体管5 20的栅极和源极处的 Va和VB被复位至初始电压。
[0171] 在积分阶段1002期间，信号RD变低，栅极电压VA保持在Vinit，且源极(节点544)处的 电压Vb被回充至作为TFT特性(其包括迀移率和阀值电压）的函数的电压，例如，（V init-Vt)。 如果积分阶段1002足够长，电压VB将仅是阀值电压(VT)的函数。
[0172] 在读取阶段1003期间，信号SEL为低，Va下降至(Vinit+Vb-V T)且VB下降至Vb。在读出 电路504中，电荷从节点544处的总电容CT被传输至集成电容器(Cint)552。可以通过使用电 荷放大器550的输出端处的模数转换器(Analog-to-Digital Convertor，ADC)来读取输出 电压Vc>ut。可替代地，可以使用比较器在调整V init的同时将输出电压与参考电压进行比较， 直到这两个电压变为相同。所述参考电压可以通过如下方式产生:在一个阶段期间内在没 有任何像素被连接到线路的情况下对线路进行取样，并在另一阶段中对像素电荷进行取 样。
[0173] 图11是用于图5的电路的修改版本中的0LED 522的导通电压的提取的输入信号的 时序图。
[0174] 图12是用于通过外部地初始化节点来读取像素状态的像素电路的电路图。驱动晶 体管T1具有与电源电压Vdd连接的漏极、与OLED D1连接的源极以及经由开关晶体管T2与 Vdata线连接的栅极。晶体管T2的栅极连接到写入线WR。存储电容器Cs连接在节点A(其位于 驱动晶体管T1的栅极与晶体管T2之间）与节点B(其位于驱动晶体管T1的源极与0LED之间） 之间。读取晶体管T3将节点B连接至监控线并受到读取线RD上的信号控制。
[0175] 图13是图示了图12的外部地初始化节点的电路的操作的时序图。在第一阶段P1期 间，使用截止电压V0对驱动晶体管T1进行编程，并且经由监控线将0LED电压外部地设定至 Vrst。在第二阶段P2期间，读取信号RD使晶体管T3截止，且因此0LED电压通过OLED D1被放 电，直到0LED截止(产生了0LED导通电压阀值）。在第三阶段P3期间，经由监控线将0LED的截 止电压传输至外部读出电路(例如，使用电荷放大器）。
[0176] 图14是图示了通过外部地初始化节点而对像素状态进行读取的流程图。在第一步 骤中，对内部节点进行复位，使得至少一个像素组件导通。第二步骤提供内部/外部节点稳 定至期望状态(例如，截止状态)的时间。第三步骤读取内部节点的截止状态值。
[0177] 图15是图示了图12(仍用于内部地初始化节点）的电路的改进的操作的时序图。在 第一阶段P1期间，使用导通电压VI对驱动晶体管T1进行编程。0LED电压上升至比其导通电 压阀值更高的电压。在第二阶段P2期间，使用截止电压V0对驱动晶体管T1进行编程，且因此 0LED电压通过OLED D1被放电，直到0LED截止(从而产生了0LED导通电压阀值）。在第三阶段 P3期间，将0LED导通电压阀值传输至外部读出电路(例如，使用电荷放大器）。
[0178] 图16是图示了通过内部地初始化节点而对像素状态进行读取的流程图。第一步骤 使被选择用于测量的像素导通，使得内部/外部节点稳定至导通状态。第二步骤使选择的像 素截止，使得内部/外部节点稳定至截止状态。第三步骤读取内部节点的截止状态值。
[0179] 图17是图示了两个图12所示的像素电路的电路图，这两个电路经由它们各自的读 取晶体管T3连接到公共监控线，且图18是图示了用于使用共用的监控线读取像素电荷的组 合电路的操作的时序图。在第一阶段P1期间，使用截止电压V0和V03对像素进行编程，且将 0LED电压复位至VB0。在第二阶段P2期间，读取信号RD截止，且在其它信号处于截止状态时， 使用导通电压VI对要测量的像素进行编程。因此，在与监控线连接的其它像素处于复位状 态时，被选择用于测量的像素的0LED电压高于其导通阀值电压。在第三阶段P3期间，也通过 使用截止电压V02对使用导通电压编程后的所述像素进行编程以使其截止。在此阶段中，选 择的像素的0LED电压被放电至它的导通阀值电压。在第四阶段P4期间，回读0LED电压。
[0180] 图19是图示了具有共用监控线的像素状态的读取的流程图。第一步骤使所有像素 截止并使内部/外部节点复位。第二步骤使被选择用于测量的像素导通，使得内部/外部节 点被设定至导通状态。第三步骤使选择的像素截止，以使内部/外部节点稳定至截止状态。 第四步骤读取内部节点的截止状态值。
[0181] 图20A图示了这样的像素电路：其中，线Vdata(编程电压)经由开关晶体管T2连接 至1J节点A，且线Monitor/Vref (Vref是参考电压)经由读出晶体管T3连接到节点B。节点A连接 到驱动晶体管T1的栅极并连接到存储电容器Cs的一侧。图20B是图20A的使用基于电荷的补 偿的电路的操作的时序图。节点B连接到驱动晶体管T1的源极、存储电容器Cs的另一侧和开 关晶体管T4的漏极，所述开关晶体管T4连接在驱动晶体管的源极与电源电压源Vdd之间。这 种情况下的操作如下：
[0182] 1.在编程周期期间，使用经由晶体管T2从线Vdata供应至节点A的编程电压VP对像 素进行编程，且将节点B连接至经由晶体管T3从线VMonitor/Vref供应的参考电压Vref。
[0183] 2.在放电周期期间，读取信号RD使晶体管T3截止，且因此节点B处的电压被调整成 部分地补偿驱动晶体管n的变化(例如，老化）。
[0184] 3.在驱动阶段期间，写入信号WR使晶体管T2截止，且在一段延迟(其可以为零)之 后，信号EM使晶体管T4导通，以将电源电压Vdd连接至驱动晶体管T1。因此，驱动晶体管T1的 电流由存储在电容器Cs中的电压控制且相同的电流流至0LED。
[0185] 在另一构造中，参考电压Vref经由开关晶体管T2从线Vdata被供应至节点A，且节 点B被供应有经由读取晶体管T3从Monitor/Vdata线供应的编程电压Vp。这种情况下的操作 如下：
[0186] 1 .在编程周期期间，将节点A充电至经由晶体管T2从线Vdata供应的参考电压 Vref，且向节点B供应经由读取晶体管T3从线Monitor/Vref供应的编程电压Vp。
[0187] 2.在放电周期期间，读取信号RD使晶体管T3截止，且因此节点B处的电压被调整成 部分地补偿驱动晶体管n的变化(或老化）。
[0188] 3.在驱动阶段期间，写入信号WR使晶体管T2截止，且在一段延迟(其可以为零)之 后，信号EM使晶体管T4导通，以将电源电压Vdd连接至驱动晶体管T1。因此，驱动晶体管T1的 电流由存储在电容器Cs中的电压控制且相同的电流流至0LED。
[0189] 图21是用于图20A的用来产生驱动晶体管T1的电流和/或电压的读出的电路的操 作的时序图。可以使用或不使用放电期间对像素进行编程。如果存在放电期间，则它可以是 使电容器Cs部分地放电的短时间，或者它可以足够长以使电容器Cs放电直到驱动晶体管T1 截止。在短放电时间的情况下，可以通过在读出时间期间施加固定电压来读取驱动晶体管 T1的电流，或者可以通过经由读取晶体管T3从线Monitor/Vref施加固定电流来读取由用作 放大器的驱动晶体管T1产生的电压。在长放电时间的情况下，可以回读由于放电而在节点B 处产生的电压。此电压代表了驱动晶体管T1的阀值电压。
[0190] 图22是用于图20A的用来产生0LED电压的读出的电路的操作的时序图。在图22所 描述的情况下，对像素电路进行编程以使驱动晶体管T1用作(具有高导通电压的）开关，且 通过晶体管T1和T3来测量0LED的电流或电压。在另一情况下，通过改变节点A和节点B处的 电压来测量多个电流/电压点，并且可以从这些电流与电压之间的公式提取0LED的电压。例 如，如果驱动晶体管T1在线性区中操作，则0LED电压更多地影响驱动晶体管T1的电流；因 此，通过在驱动晶体管T的线性区域和饱和操作区中具有电流点，可以由晶体管T1的电压-电流关系提取0LED电压。
[0191] 如果两个或更多像素共用相同的监控线，则通过将截止电压施加至未被选择用于 0LED测量的像素的驱动晶体管T1来使这些像素截止。
[0192] 图23是用于图20A的产生0LED电压的读出的电路的改进操作的时序图，所述改进 操作如下：
[0193] 1.在复位阶段期间，使用导通电压对0LED进行充电。
[0194] 2.在放电阶段期间，信号Vdata使驱动晶体管T1截止，且因此使0LED电压通过0LED 放电至截止电压。
[0195] 3.在读出阶段期间，通过驱动晶体管T1和读取晶体管T3回读0LED的截止电压。
[0196] 图24图示了用于从使用外部补偿的像素电路提取寄生电容的电路。在用于0LED显 示器的大多数外部补偿系统中，像素的内部节点在测量和驱动周期期间是不同的。因此，寄 生电容的影响将不会被正确地提取出。
[0197] 以下是用于对寄生参数进行补偿的步骤：
[0198] 1.使用一组电压/电流(外部的电压/电流或内部的电压/电流)测量第一状态下的 像素。
[0199] 2.使用不同的一组电压/电流(外部的电压/电流或内部的电压/电流)测量第二状 态下的像素。
[0200] 3.基于包括寄生参数的像素模型，从前两次测量提取寄生参数(如果该模型需要 更多次测量，则针对不同组的电压/电流重复步骤2)。
[0201] 另一种技术是用实验方法提取寄生影响。例如，可以减去两组测量，并且通过增益 将差异增添至其它测量。该增益可以用实验方法提取。例如，可将按比例缩放后的差异增添 至针对特定灰度的面板而作出的测量组。可以用实验方法对比例因子进行调整，直到面板 上的图像符合规格。在此之后，此比例因子可用作用于所有其它面板的固定参数。
[0202] 寄生参数的外部测量的一个方法是电流读出。在此情况下，为提取寄生参数，可以 针对两组测量改变由测量电路设定的外部电压。图24示出了具有用于测量像素电流的读出 线的像素。读出线的电压由测量单元偏置电压(V B)控制。
[0203]图25图示了可用于电流测量的像素电路。使用校准后的编程电压Vcal对像素进行 编程，且将监控线设定为Vref。然后，通过用控制信号RD使晶体管T3导通来测量驱动晶体管 T1的电流。在驱动周期期间，节点B处的电压处于Vcaed，且节点A处的电压从Vcal变为Vcal+ (Voled-Vref ) Cs/ ( Cp+Cs )，这里，Vcal是校准后的编程电压，CP是节点A处的总寄生电容，且Vref是 编程期间的监控电压。驱动晶体管的栅极-源极电压V CS在编程周期期间和在驱动周期期间 是不同的，其分别为(Vp-Vrrf)和[(Vp-VrdCsACp+Cd-VoledCpACp+Cs)]。因此，编程和测量期 间的电流由于将影响补偿的寄生电容而与驱动电流不同，尤其是如果在驱动晶体管T1中存 在显著的迀移率变化的话。
[0204]为了提取测量期间的寄生影响，在测量期间在监控线处可以具有与在编程周期期 间的电压(Vref )不同的电压Vb。因此，测量期间的栅极-源极电压VCS将是[(Vp-Vref ) Cs/ ( Cp+ Cs)_VbCp/(Cp+Cs)]。可以使用两个不同的Vb(Vbi和Vb2)来提取寄生电容Cp的值。在一种情况 下，电压Vp相同且用于两种情况的电流将不同。可以使用像素电流公式并从两个电流的差 提取寄生电容&。在另一种情况下，可以调整一个V P来获得与其它情况中的电流相同的电 流。在这种情况下，所述差将为(VB1-VB2)C P/(CP+Cs)。因此，由于所有参数已知，所以可以提 取Cp〇
[0205] 图26图示了具有电荷读出能力的像素。这里，对内部电容器进行充电并且接着将 电荷传输至电荷积分器，或者通过电荷读出电路对电流进行积分。在对电流进行积分的情 况下，上面说明的方法能够用于提取寄生电容。
[0206] 当期望读取在内部电容器中被积分的电荷时，除直接地调整电压之外，还可以使 用两个不同的积分时间来提取寄生电容。例如，在图25所示的像素电路中，可以使用0LED电 容内部地对像素电流进行积分，并且接着可以使用电荷栗放大器外部地传输所述像素电 流。为了提取寄生参数，可以使用上面说明的方法来改变电压。然而，由于电荷积分的本质， 当在0LED电容中对电流进行积分时，可以使用两个不同的积分时间。
[0207] 随着节点B的电压增大，寄生参数对像素电流的影响变大。因此，具有更长积分时 间的测量导致节点B处的更大电压，并因而更受寄生参数的影响。可以使用电荷值和像素公 式来提取寄生参数。另一方法是通过调整编程电压来确保具有积分时间的归一化测量电荷 针对两种情况相同。然后，如上所讨论，可以使用两个电压之间的差来提取寄生电容。
[0208] 对智能像素的基于电荷的像素内补偿
[0209] 在图26中，每个像素的信号和偏置电压线可被其它信号共用或替换并实现相同的 功能。图26的像素电路仅是示例性的。而且，能够容易地修改负载(例如，发光二极管）的位 置。此外，能够基于互补电路概念将每个TFT改变为n型TFT。像图26所示的像素电路一样的 像素电路通过如下方式使用基于电荷的像素内补偿：在像素电路的内部节点处生成电荷 (其通常存储在存储电容Cs中）并使所述电荷中的至少一些能够被移除或能够作为T1和/或 0LED的函数放电，以使能够在像素电路内部产生如同T1的阀值电压的参数。
[0210] 在图26中，在编程期间，在节点D处产生补偿电压，将偏置电压施加至节点B和C并 且将编程电压施加至节点C。
[0211] 为了形成补偿电路，可以使用如图26中示出的时序图所说明的放电方法或如被本 申请要求优先权的在先申请所说明地那样通过监控线施加偏置电流。
[0212] 开关晶体管Tb2的添加消除了在编程/补偿周期期间不期望的发光，因为它使电流 转向通过Vb2。
[0213] 此电路还允许如本文其它部分所述地读取像素或0LED电流/电压。
[0214] 此像素还能够通过Tm读取TFT或0LED电流、电压或电荷。
[0215] 对于TFT读出，可以使用预定义参数(或计算出的电压)对像素进行编程，然后使Tm 导通。这里，由于Tem导通，所以监控线的电压可小于0LED电压。这将确保0LED截止。在此时， 能够读取像素电流。另一方法:WR和RD导通且EM截止，且将电流或电压施加至监控线并且回 读电流或电压。而且，施加至监控线的电流或电压可以是包括零的任何值。
[0216]为了读取0LED(电流或电压），可以对像素进行编程，以使驱动TFT用作开关(例如， 可以对Vb 1进行调整，以使Td转变为开关）。然后，可以通过监控线来读取0LED电流或电压。 [0217] 对于对0LED电流或电压的另一种读取，EM信号可截止，因而没有电流通过Td，且因 此可以读取0LED电流或电压。
[0218] 对于对0LED电流或电压的另一种读取，可以以节点D在编程周期期间变为Voled的 方式选择Vbl。然后，在TFT编程之后，可以回读0LED电压对TFT的影响。
[0219]在图27中，例如，EM信号被分为两个信号。这允许使用Tb来使节点D复位，以基于如 图27中的波形所描述的充电/放电函数对电压生成进行补偿。可以看出，EM'可以是下一行 的EM信号。
[0220] 此像素还能够通过Tm读取TFT或0LED电流、电压或电荷。
[0221]对于TFT读出，可以使用预定义参数(或计算出的电压)对像素进行编程，然后使Tm 导通。这里，由于Tem导通，所以监控线的电压可小于0LED电压。这将确保0LED截止。在此时， 可以读取像素电流。另一方法:WR和RD导通且EM截止，且将电流或电压施加至监控线并且回 读电流或电压。而且，施加至监控线的电流或电压可以是包括零的任何值。
[0222] 为读取0LED电流或电压，可以对像素进行编程，使得驱动TFT用作开关(例如，可以 对Vbl进行调整，以使Td转变为开关）。然后，可以通过监控线来读取0LED电流或电压。
[0223] 对于对0LED电流或电压的另一种读取，EM'信号可截止，因而没有电流通过Td，且 因此可以读取0LED电流或电压。
[0224] 对于对0LED电流或电压的另一种读取，可以通过节点D在编程周期期间变为Voled 的方式选择Vbl。然后，在TFT编程之后，可以回读0LED电压对TFT的影响。
[0225] 在图28中，例如，EM信号被分为两个信号。这允许使用Tb来使节点D复位，以基于如 图28中的波形所描述的充电/放电函数对电压生成进行补偿。而且，Tm和Tb2被共用。
[0226] 可以看出，EM'可以是下一行的EM信号。
[0227] 此像素电路104还允许通过Tm读取或提取TFT或0LED电流、电压或电荷。
[0228] 对于驱动TFT电流或电压读出，可以使用预定义参数(或计算出的电压)对像素进 行编程，然后使Tm导通。在本示例中，由于Tem导通，所以监控线的电压可小于0LED电压。这 将确保0LED截止。在此时，能够读取像素电流。可替代地，WR和RD导通且EM截止，且将电流或 电压施加至监控线并且回读电流或电压。而且，施加至监控线的电流或电压可以是包括零 的任何值。
[0229] 为读取0LED(电流/电压/电荷），可以对像素进行编程，使得TFT提供零电流。然后， 可以通过监控线来读取0LED电流或电压。
[0230] 对于对0LED电流或电压的另一种读取，EM'信号可截止，因而没有电流通过Td，且 因此可以读取0LED电流或电压。
[0231] 对于对0LED电流或电压的另一种读取，可以通过节点D在编程周期期间变为Voled 的方式选择Vbl。然后，在TFT编程之后，可以回读0LED电压对TFT的影响。
[0232] 对于图29所示的电路，在编程期间，在EM截止的同时，通过Tm和监控线使节点B复 位且将节点C被充电至Vdata。在补偿周期（周期4)期间，使用驱动TFT(Td)将节点B充电至作 为Td特性的函数的补偿电压。在驱动周期(6)期间，EM导通，且因此Td的栅极由存储在Cs中 的编程电压和补偿电压限定。
[0233] 此像素还能够通过Tm读取TFT或0LED电流、电压或电荷。
[0234] 对于驱动TFT电流或电压的读出，可以使用预定义参数(或计算出的电压)对像素 进行编程，然后使Tm导通。这里，由于Tem导通，所以监控线的电压可小于0LED电压。这将确 保0LED截止。在此时，可以读取像素电流。可替代地，WR和RD导通且EM截止，并且将电流或电 压施加至监控线并且回读电流或电压。此外，施加至监控线的电流或电压可以是包括零的 任何值。
[0235] 为读取0LED电流或电压，可以对像素进行编程，使得TFT提供零电流。然后，EM导通 并且可以通过监控线来读取OLED电流或电压。
[0236] 编程和驱动
[0237] 在图30所示的基于电荷的补偿像素电路的一个构造中，与T2连接的线是数据电压 且与T3连接的线是Monitor/Vref电压。本示例中的操作可进行如下：
[0238] 在第一周期期间，使用编程电压(VP)对像素进行编程，并且将节点B连接至参考电 压。
[0239] 在第二周期期间，RD信号截止，且因此部分地调整节点B处的电压以对T1变化(或 老化)进行补偿。
[0240] 在第三阶段期间，WR信号截止，且在一段延迟(其可以为零)之后，EM导通。因此，T1 的电流被存储在Cs中的电压控制且相同的电流流向0LED。
[0241] 在另一构造中，与T2连接的线是参考电压（Vref)且与T3连接的线是Monitor/ Vdata 线。
[0242] 在第一周期期间，将节点A充电至参考电压，且将节点B连接至编程电压(VP)。
[0243] 在第二周期期间，RD信号截止，且因此部分地调整节点B处的电压以对T1变化(或 老化)进行补偿。
[0244] 在第三阶段期间，WR信号截止，且在一段延迟(其可以为零)之后，EM导通。因此，T1 的电流被存储在Cs中的电压控制且相同的电流流向0LED。
[0245] 驱动TFT读出
[0246] 对于图31所示的驱动T1的电流或电压的读出，（使用或不使用放电时段)对像素进 行编程。如果存在放电时段，则它可以是使电容器Cs部分地放电的相对短的时间，或者它可 以长到使电容器Cs放电直至驱动T1截止。在短放电时间的情况下，可以通过在读出时间期 间施加固定的参考电压来读取驱动T1的电流，或者可以通过经由T3施加固定的电流来读取 由用作放大器的驱动T1产生的电压。在长放电时间的情况下，可以回读由放电而导致的在 节点B处产生的电压。此电压将代表T1的阀值电压。
[0247] 而且，在整个过程中，WR信号能够保持导通。
[0248] 0LED 读出
[0249] 在图32所示的像素电路中，对T1进行编程以使其用作（具有高导通电压的）开关。 而且，可以通过T3和T1来测量或提取0LED的电流或电压。
[0250] 在另一示例中，通过改变节点A和节点B1处的电压来测量几个电流/电压点，并且 可以从这些电流与电压之间的公式提取0LED的电压。例如，如果T1处于其线性区中，则0LED 电压能够更多地影响T1的电流；因此，通过在T的线性和饱和操作区中具有电流点，可以从 n的电压-电流关系提取0LED电压。
[0251] 如果几个像素共用相同的监控线，则将通过将截止电压施加至T1来使未被选择用 于0LED测量的像素截止。
[0252] 在图33所示的像素电路中，0LED的电流或电压的读出可如下进行：
[0253] 在复位阶段期间，使用导通电压对0LED进行充电。
[0254] 驱动T1截止，且因此通过0LED使0LED电压放电至截止电压。
[0255] 通过T1回读截止电压。
[0256]在前述像素电路中，可以将RD或WR的逆信号作为EM信号(所以EM信号能够对应于/ RD或/WR)。在此情况下，可以使信号反转并将其传递至像素，或者可以使用互补型TFT来产 生反函数。例如，如果将PMOS开关用于RD TFT，则能够将NMOS开关用于EM TFT。
[0257] 而且，可以使用下一 RD或WR信号(或前一 RD信号）的反转信号来代替用作当前行的 EM信号。类似地，可以在像素电路外部实现RD和WR的反函数并将其传递至像素电路，或者可 以使用互补型TFT组合。
[0258] 图34图示了在基于电荷的像素电路104中实现发光EM函数的另一方法。这里，可以 使用控制信号RD和WR的反转来产生发光EM信号。因此，如果它们中的任一者导通，则像素电 路将与电源VDD断开。类似地，可以在像素电路104外部实现RD和WR的反函数(/RD和/WR)并 将其传递至像素电路，或者可以使用互补型TFT组合。尽管匪OS TFT可用于T4和T5,但是推 荐(但并非必须)将PM0S用于这些TFT以及将NM0S用于WR和RD(例如，S2和S3)。
[0259 ]图34中的像素电路104包括与发光装置(0LED)连接的驱动晶体管T1以及与驱动晶 体管T1连接并且存储编程信息的存储装置(Cs)，以使0LED根据经由T1的编程信息而发光。Cs 能够(而不是必须)直接地连接在T1的栅极与第一端子(源极或漏极，这取决于T1是NM0S还 是PM0S)。T1的第二端子(源极或漏极中的另一者)能够被连接至0LED。
[0260]图34的像素电路104包括第一开关S2,所述第一开关S2连接在T1与第一线(其能够 传送编程信息Vdata或参考电压Vref)之间以根据第一信号（例如，WR)将T1连接到第一线。 像素电路104包括第二开关S3,所述第二开关S3连接在T1与第二线之间以根据第二信号(例 如，RD)将第二线(其至少具有两个功能)连接到T1。第二线可用作监控线，以监测从像素电 路的一个或多个组件读取的电流或电压。第二线还可用于将参考电压Vref或编程信息 Vdata提供至像素电路的内部节点B。
[0261] 图34的像素电路104包括连接在T1与电源Vdd之间的线中的第三开关（S4)和第四 开关(S5)。第三开关(S4)和第四开关(S5)以及它们各自的控制信号具有第一开关S2和第二 开关S3以及它们各自的控制信号的反函数。这意味着S2和S3可以是n型晶体管，而S4和55是 P型晶体管。或者，S2和S3可以是p型晶体管，而S4和S5是n型晶体管。或者，S2至S5可以是相 同类型(n型或p型）的晶体管，但是S4和S5由作为控制S2或S3的信号的反转的信号控制。例 如，S4可由/WR或/RD控制且S5可由/RD或/WR控制，而S2由WR控制且S3由RD控制。或者，可以 使用具有它自身的控制信号的单个开关来代替两个开关S4和S5。换言之，所述反函数是相 反状态。例如，当第一和第二开关导通或被各自控制信号控制而导通时，则第三和第四开关 截止或被各自控制信号控制而截止。
[0262] 在本示例中，仅需要最少两个控制信号RD和WR(以及可分别从RD和WR直接地导出 的它们的逆信号），以通过经由第二线读出像素电路电流或电压来实现像素内补偿和外部 补偿。当第一开关S2被关闭时，第一线可将编程电压(Vdata)或参考电压(Vref)提供至存储 装置Cs。
[0263] 为了内部地补偿参数(类似T1的阀值电压)的偏移，第一线通过闭合的S2(WR有效） 施加 Vref，以将内部的节点B充电至Vref。使Cs中的存储电荷在放电时段内放电，直到电荷 表示至少T1的阀值电压。使WR无效，此时，Cs两端的变为Vdata-Vdischarge的函数(其为T1 和0LED的函数）。
[0264] 为了从像素电路的组件(例如，T1或0LED，或这两者)读出电流或电压，使RD有效以 关闭S3,这允许从第二线读取电流或电压(监控函数）。在编程周期期间，当S3被关闭时，第 二线还可被用来将Vdata提供至S3。以此方式，可以通过使用第二线提取电路参数并将电路 参数存储至像素电路外部来从像素电路外部对像素电路的变化或老化进行补偿。所述电路 参数可以是至少To或至少OLED或至少T1和OLED的电流或电压。
[0265] 注意，在图34的像素电路中，可以从第一线或第二线(但不是同时)供应参考电压 Vref。与供应的Vref相关联的电荷被保持在Cs中。同样地，可以从第一线或第二线(但不是 同时)供应编程电压Vdata，且Vdata至少最初被保持在Cs中。0LED根据至少存储的Vdata中 的一部分而发光。可从编程电压增加或减去内部或外部补偿。这种灵活性允许像素阵列中 的多个列之间共用一条线或两条线。控制信号RD和WR还可在像素电路的多个行之间被共 用。
[0266] 图34还涉及从像素电路提取电路参数并为像素电路的差异或老化提供像素内补 偿的方法。所述方法包括:通过从第一线或第二线将参考电压(Vref)施加至像素电路中的 存储装置(Cs)以基于参考电压(Vref)对存储装置(Cs)进行充电，导致用于对像素电路中的 驱动装置(T1)或发光装置(0LED)或这两者的差异或老化进行自补偿的像素内补偿。所述方 法包括:通过关闭所述像素电路中的开关(S2或S3)以使能够从第一线或第二线读取电路参 数(例如，流经T1、0LED或T1和0LED的电流或电压），使用像素电路外部的电路从像素电路提 取电路参数。所述方法包括:接下来，使用已经基于至少提取的电路参数被补偿的编程信息 (例如，来源于Vdata)来驱动像素电路。在像素电路与第一线和第二线均被断开时并且在连 接在驱动装置(T1)与电源(VDD)之间的线中的两个开关(S4和S5)都被关闭时，执行驱动周 期。
[0267] 在多个列和/或多个行之间共用开关
[0268] 图35示出了现有技术的像素电路。在操作中，在编程期间，EM截止且WR导通。
[0269] 通过Iref将电流施加至像素且将编程电压(VP)施加至Vdata。在节点A和节点B处 产生作为Iref和II特性的函数的偏置电压(VB)<X S中的存储电压为VP-VB。
[0270] 在驱动/发光周期期间：发光循环EM导通且写入信号WR截止。节点C从编程电压VP 变为电源电压VDD。节点A通过电容器CS进行自举(boo t-s trap)并以相同的值(VDD-VP)移 动。因此，节点A处的电压将是VB+VDD-VP。在此周期期间，与使用VB补偿的VP成比例的电流 将流经驱动晶体管n和0LED。
[0271] 现将对图36所示的像素电路的操作进行说明。开关可在各列和各行之间被共用。 Tc和Td可由各行共用。Ta和Tb可由行和列共用。
[0272] 如果仅列发生共用，则SEM和SWR可与EM和WR相同。
[0273] 如果也发生行共用，则SEM和SWR用作全局信号。
[0274] 在对与相同的SEM和SWR连接的行的编程期间，SEM截止且SWR导通。在这些行的驱 动/发光期间，SEM导通且SWR截止。
[0275] 图37中的共用条件与图36中的像素电路相同，但编程周期不同。在编程周期中， SEM/EM截止且SWR/WR导通。在开始时，RD导通将节点B和A复位至Vref。此后，RD截止，且使用 T1对节点B和A进行充电。充电量是T1参数的函数。因此，节点A处发展的电压是T1的函数并 将在驱动/发光周期期间对它的非均匀性/老化进行补偿。
[0276]图36中的像素电路的操作和共用原理与图37相同。
[0277]图38示出了可使用基于电荷的补偿的3晶体管像素电路。Vdata包括编程电压，且 Vref经由T3提供参考电压。控制信号RD和WR针对每个像素电路分别控制T3和T2,且SEM和 SWR控制信号是全局的。SWR在各列之间被共用，且SEM可在各列/各行之间被共用。
[0278] 图39A至图49B示出了用于对像素电路的参数的变化(例如，老化和加工非均匀性） 进行补偿的各种像素电路和对应的时序图。本领域技术人员将明白如何连接附图所示的各 种组件。使用的标记与本申请全文使用的标记一致。T1通常是用于根据与存储在电容器Cs 中的电荷相称的电流驱动0LED的驱动晶体管。此电荷可以或不可对像驱动晶体管T1的阀值 电压的偏移那样的影响进行自补偿。其它晶体管被标记为T2、T3和T4等。控制信号被标记， 其中RD =读取，WR=写入且EM =发光。EM信号控制是否使0LED导通以进行发光。Vdd是电源 电压。Vdata是传递对应的电压形式的编程信息的信号线，所述编程信息可以或不可外部地 补偿像素电路的一个或多个参数的变化。被标记为Monitor的线是用于从像素电路(例如， 从T1、0LED或T1和0LED这两者)读取或提取电流或电压的信号线。从像素电路外部使用提取 的所述电流或电压来对包括T1或0LED或者这两者的阈值电压的偏移在内的参数的变化(诸 如老化)进行补偿。在时序图中，"编程"是指编程信息（以电压或电流形式)被施加至Vdata 线并被存储在Cs中的编程周期。"放电"是指使存储在Cs中的电荷至少部分地放电的放电期 间。在此放电期间内，Cs的最终电压通常在表示T1的阀值电压的值处稳定下来，并被用来针 对T1的阀值电压的偏移而对施加的编程电压进行内部地自补偿。最后，"驱动方案"是指 0LED被连接至电源电压VDD且电流根据存储在Cs中的剩余电荷流至0LED的发光。"编程/补 偿"是指编程和内部或外部补偿均能够发生的混合周期。优选但并非必要的是，先进行内部 补偿，然后进行外部补偿。然而，本发明的各方面不限于任何特定顺序一一外部补偿可先于 内部补偿。"复位"操作是指使像素电路(例如，存储在Cs中的电荷)复位。"读取"操作是指通 过使用监控线从像素电路(例如，n、0LED或T1和0LED这两者)读取或提取电流或电压。
[0279] 在本文中说明和示出了很多既用于内部补偿又用于外部补偿的不同实施例。应清 楚地理解，在本文中能够使用任何像素电路和任何时序图的任何组合。本文中说明的任何 像素电路能够以任何其它附图中示出的任何其它时序和操作周期工作，且任何时序和操作 周期可被使用或修改以与本文中说明的任何像素电路一起操作。由于本领域技术人员能够 选择任何适当的电压电平或时序持续时间来实现任何特定实施例，所以所有的电压电平、 公式和时序持续时间均仅是示例性的而并不是限制性的。
[0280] 虽然已经图示和说明了本发明的特定实施例和应用，但是应当理解，本发明不限 于本文所披露的精确的构造和组成，且在不偏离如在本发明所附的权利要求中限定的本发 明的精神和范围的情况下，本发明的各种修改、改变和变化从前文的说明中是显而易见的。
【主权项】
1. 一种具有发光装置的像素电路，其包括： 驱动晶体管，其连接至所述发光装置； 存储装置，其连接至所述驱动晶体管并存储编程信息，以使所述发光装置根据经由所 述驱动晶体管的所述编程信息而发光； 第一开关，其连接在所述驱动晶体管与第一线之间，以根据第一信号将所述驱动晶体 管连接至所述第一线； 第二开关，其连接在所述驱动晶体管与第二线之间，以根据第二信号将所述第二线连 接至所述驱动晶体管；以及 第三开关和第四开关，其连接在位于所述驱动晶体管与电源之间的线中，所述第三开 关和所述第四开关以及它们各自的控制信号具有所述第一开关和所述第二开关以及它们 各自的控制信号的反函数。2. 如权利要求1所述的像素电路，其中，所述第三开关由所述第一信号控制且所述第四 开关由所述第二信号控制，或者，所述第三开关由所述第一信号的逆信号控制且所述第四 开关由所述第二信号的逆信号控制，或者，所述第三开关由所述第二信号控制且所述第四 开关由所述第一信号控制，或者，所述第三开关由所述第二信号的逆信号控制且所述第四 开关由所述第一信号的逆信号控制。3. 如权利要求1所述的像素电路，其中，所述第一开关和所述第二开关是η型晶体管且 所述第三开关和所述第四开关是P型晶体管，或者，所述第一开关和所述第二开关是P型晶 体管且所述第三开关和所述第四开关是η型晶体管，使得当所述第一开关和所述第二开关 导通时，所述第三开关和所述第四开关截止，并且当所述第一开关和所述第二开关截止时， 所述第三开关和所述第四开关导通。4. 如权利要求1所述的像素电路，其中，所述第一开关、所述第二开关、所述第三开关和 所述第四开关仅由所述第一信号和所述第二信号控制而没有其它信号。5. 如权利要求1所述的像素电路，其中，当所述第一开关被关闭时，所述第一线将编程 电压或参考电压供应至所述存储装置。6. 如权利要求5所述的像素电路，其中，从所述第一线施加所述参考电压以根据所述参 考电压对所述存储装置充电，并且通过所述驱动晶体管使存储在所述存储装置中的电荷放 电，以使所述存储装置两端的电压至少是所述驱动晶体管的阀值电压的函数。7. 如权利要求1所述的像素电路，其中，当所述第二开关被关闭时，所述第二线被用来 从所述像素电路读取电压或电流，或将参考电压供应至所述像素电路。8. 如权利要求1所述的像素电路，其中，当所述第二开关被关闭时，所述第二线被用来 从所述像素电路读取电压或电流，或将编程电压供应至所述像素电路。9. 如权利要求1所述的像素电路，其中，所述存储装置是电容器并直接地连接在所述驱 动晶体管的栅极与第一端子之间。10. 如权利要求9所述的像素电路，其中，所述驱动晶体管的第二端子连接至所述发光 装置。11. 如权利要求1所述的像素电路，其中，通过将与所述驱动晶体管连接的节点充电至 参考电压并经由所述驱动晶体管放电以在所述存储装置中存储表示所述驱动晶体管的所 述阀值电压的电荷，所述像素电路内部地补偿所述驱动晶体管的阀值电压的变化。12. 如权利要求11所述的像素电路，其中，通过使用所述第二线提取电路参数并将所述 电路参数存储至所述像素电路外部，针对所述像素电路的变化或老化从所述像素电路外部 对所述像素电路进行补偿。13. 如权利要求12所述的像素电路，其中，所述电路参数是至少所述驱动晶体管的电流 或电压，或者至少所述发光装置的电流或电压，或者至少所述驱动晶体管和所述发光装置 的电流或电压。14. 如权利要求1所述的像素电路，其中，所述第一开关和所述第二开关被布置在所述 像素电路中，使得从所述第一线或从所述第二线供应参考电压而不是同时地从所述第一线 和所述第二线供应参考电压，所述参考电压对所述存储装置进行充电以使其保持与所述参 考电压相称的电荷。15. 如权利要求1所述的像素电路，其中，所述第一开关和所述第二开关被布置在所述 像素电路中，使得从所述第一线或从所述第二线供应编程电压而不是同时地从所述第一线 和所述第二线供应编程电压，所述编程电压被存储在所述存储装置中，使得所述编程电压 中的至少一部分被用来使所述发光装置根据所述编程电压中的所述至少一部分而发光。16. 如权利要求1所述的像素电路，其中，所述反函数是相反状态，使得当所述第一开关 和所述第二开关导通或被控制信号控制而导通时，所述第三开关和所述第四开关截止或被 所述控制信号控制而截止。17. -种从像素电路提取电路参数并对所述像素电路的变化或老化提供像素内补偿的 方法，所述像素电路包括发光装置、用于将可编程驱动电流提供至所述发光装置的驱动装 置、编程输入端以及用于存储编程信号的存储装置，所述方法包括： 通过从第一线或第二线将参考电压施加至像素电路中的存储装置以基于所述参考电 压对所述存储装置进行充电，致使发生用于对所述像素电路中的所述驱动装置或所述发光 装置或这两者的变化或老化进行自补偿的像素内补偿； 通过关闭所述像素电路中的开关以使能够从所述第一线或从所述第二线读取所述电 路参数，使用所述像素电路外部的电路从所述像素电路提取所述电路参数;以及 随后，通过使用已经至少基于提取的所述电路参数进行补偿后的编程信息来驱动所述 像素电路，其中，在所述像素电路与所述第一线和所述第二线均被断开时并且在连接在位 于所述驱动装置与电源之间的线中的两个开关被关闭时，执行所述驱动。
【文档编号】H01L51/50GK105960670SQ201480074742
【公开日】2016年9月21日
【申请日】2014年12月5日
【发明人】戈尔拉玛瑞扎·恰吉
【申请人】伊格尼斯创新公司