功率mosfet和制造功率mosfet的方法
【专利说明】
【背景技术】
[0001]通常用于汽车和工业电子器件的功率晶体管需要低的面比导通电阻(area-specific on-resistance) (RonXA)而同时确保高的电压阻断能力。例如，M0S(“金属氧化物半导体”)功率晶体管应该取决于应用需求而能够阻断数十至数百或数千伏特的漏至源电压Vds。M0S功率晶体管通常传导非常大的电流，其在约2至20V的典型栅-源电压下可以一直到数百安培。
[0002]对使用隔离场板或场电极而具有电荷补偿的功率MOSFET ( “金属氧化物半导体场效应晶体管”)的使用提供了减小该器件的面比导通电阻的机会。
[0003]通常，研究了导致改进的器件性能的功率MOSFET的新颖概念。
[0004]特别地，目标是提供一种基于使用场电极的电荷补偿的改进的功率M0SFET，其可以被缩短至更小的栅极沟槽宽度。
[0005]如以下将讨论的，通过根据独立权利要求的请求保护的主题而实现以上目标。优选实施例被限定在从属权利要求中。
【发明内容】
[0006]根据实施例，功率金属氧化物半导体场效应晶体管包括在半导体衬底的主表面中栅极沟槽中的栅极电极，栅极沟槽平行于主表面而延伸，以及在主表面中场板沟槽中的场电极。场板沟槽具有在第一方向上的延伸长度，延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍，在第一方向上的延伸长度大于在第二方向上的延伸长度的一半，其中第一和第二方向平行于主表面。栅极电极包括栅极电极材料，栅极电极材料包括金属。
[0007]根据另一实施例，功率金属氧化物半导体场效应晶体管包括在半导体衬底的主表面中栅极沟槽中的栅极电极，栅极沟槽平行于主表面延伸，以及在主表面中场板沟槽中的场电极，场板沟槽具有平行于主表面的延伸长度，延伸长度小于场板沟槽的深度。栅极电极包括栅极电极材料，栅极电极材料包括金属。
[0008]根据实施例，制造功率金属氧化物半导体场效应晶体管的方法包括，在半导体衬底的主表面中场板沟槽中形成场电极，在主表面中形成栅极沟槽，栅极沟槽在平行于主表面的第一方向上延伸，以及在栅极沟槽中形成栅极电极，其中形成场板沟槽以具有在第一方向上的延伸长度，延伸长度小于在垂直于第一方向的第二方向上的延伸长度的两倍。栅极电极由栅极电极材料制成，栅极电极材料包括金属。
[0009]本领域技术人员一旦阅读了以下详细说明书并且查看了附图将认识到附加的特征和优点。
【附图说明】
[0010]包括附图以提供对本发明实施例的进一步理解，并且附图被合并在该说明书中以及构成了其一部分。附图图示了本发明的实施例，并且与说明书一起用于解释原理。本发明的其他实施例以及许多意图的优点将是易于意识到的，因为通过参考以下详细描述它们变得更好理解。附图的元件不必相对于彼此按比率缩放。类似的附图标记指明了对应的相似部件。
[0011]图1A示出了根据实施例的半导体器件的平视图。
[0012]图1B示出了图1A中所示半导体器件的横截面视图。
[0013]图2A至图2E图示了根据实施例的制造半导体器件的方法的步骤。
[0014]图2F示出了根据实施例的半导体器件的部件的横截面视图。
[0015]图3A至图3D图示了制造半导体器件的方法的另一实施例的步骤。
[0016]图4概述了根据实施例的制造半导体器件的方法。
[0017]图5A至图5C图示了制造半导体器件的不同方法。
[0018]图6A示出了根据实施例的功率1C的示意图。
[0019]图6B示出了根据实施例的电源及其部件的示意图。
【具体实施方式】
[0020]在以下详细描述中，参考了形成说明书一部分并且借由其中可以实践本发明的例证特定实施例而图示的附图。在这点上，诸如“顶部”、“底部”、“正面”、“背面”、“前部”、“尾部”等的方向性术语参照正被描述的所述附图的取向被使用。因为本发明实施例的部件可以被定位在大量不同取向上，方向性术语用于例证的目的并且绝非是限制性的。应该理解的是，可以利用其他实施例，并且可以不脱离由权利要求所限定的范围而做出结构上或逻辑上的改变。
[0021]如在此所使用的，术语“具有”、“含有”、“包含”、“包括”等是指示了所述元件或特征存在的开放式术语，但是并未排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数形式，除非上下文另有清楚指示。
[0022]附图和描述通过紧接于掺杂类型“η”或“p”指示或“ + ”而图示了相对掺杂浓度。例如，“η_”意味着低于“η”掺杂区域的掺杂浓度的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好理解，掺杂部分通常被指明为“Ρ”或“η”掺杂。如清晰以被理解的，该指明绝非意在为限制性的。掺杂类型可以是任意的，只要实现了所述功能。此外，在所有实施例中，掺杂类型可以反转。
[0023]如在该说明书中所采用的，术语“耦合”和/或“电耦合”并非意味着元件必须直接耦合在一起，在“耦合”或“电耦合”的元件之间可以提供插入元件。术语“电连接”意在描述电连接在一起的元件之间的低欧姆电连接。
[0024]本说明书提及半导体部分被掺杂有的掺杂剂的“第一”和“第二”导电类型。第一导电类型可以是Ρ型并且第二导电类型可以是η型，或者反之亦然。如通常已知的，这取决于源极和漏极区域的掺杂类型或极性，MOSFET可以是η沟道或ρ沟道MOSFET。例如，在η沟道MOSFET中，采用η型掺杂剂对源极和漏极区域掺杂，并且电流方向是从漏极区域至源极区域。在ρ沟道MOSFET中，采用ρ型掺杂剂对源极和漏极区域掺杂，并且电流方向是从源极区域至漏极区域。如将被清楚理解的，在本说明书的上下文内，掺杂类型可以反转。如果使用方向性语言描述特定电流路径，该描述将被仅理解为指示了路径而并非电流流动的极性，也即晶体管是P沟道还是η沟道晶体管。附图可以包括极性敏感的部件，例如二极管。如将被清楚理解的，给定这些极性敏感部件的特定布置作为示例，并且所述特定布置可以反转以便于实现所述功能，这取决于第一导电类型是意味着η型还是意味着ρ型。
[0025]如在该说明书中使用的术语“横向”和“水平”意在描述平行于半导体衬底或半导体本体的第一表面的取向。这可以例如是晶片或管芯的表面。
[0026]如在该说明书中使用的术语“垂直”意在描述垂直于半导体衬底或半导体本体的第一表面布置的取向。
[0027]在以下描述中使用的术语“晶片”、“衬底”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(S0S)、掺杂和未掺杂半导体、由基底半导体基座所支撑的硅的外延层、以及其他半导体结构。半导体不必须是硅基的。半导体也可以是硅锗、锗或砷化镓。根据其他实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
[0028]图1A示出了根据实施例的半导体器件的示例的平视图。半导体器件包括在半导体衬底的主表面中栅极沟槽130中的栅极电极132。半导体器件进一步包括在半导体衬底的主表面中