专利名称：处理音频信号的装置的制作方法
技术领域：
本发明涉及一种用于处理音频信号的装置。特别本发明涉及一种处理易收听的高音调音频信号的装置。
在重放磁带速度高于记录磁带速度的情况下，需要用诸如视频磁带录音机(VTR)的重放装置从诸如磁带的记录介质中快速重放音频信号。
在这种重放中，在记录/重放磁头和记录磁带之间的相对速度变得高于记录的速度。这导致重放音频信号频率比难于收听的记录音频信号频率较高。
已经引入的某些装置是通过快速抽样由磁带重放的音频信号和把它们写到半导体存储器中以及快速读出它们以得到比易收听的记录信号频率较低的重放信号频率来解决这种难题的。
这类装置公开在日本专利No.7(1995)-120158和已披露的日本专利NO.3(1991)-205656中。在已公开的装置中，已预定量(一块)的音频信号被快速抽样、写入半导体存储器和快速读出它们。
在前者日本专利中公开的这些装置解决了下列问题一块数据量通常是半导体存储器的存储容量。音频信号按连续信号不断地从最小到最大存储地址写入存储器中。由于短的一块长度和短的连续收听时间，而没有大的存储容量的存储器，这便导致收听困难。
而且，在后者已披露的日本专利中公开的这些装置是通过把那些部分从易收听的连续声音的音频信号中移去来禁止在无声部分的存储写入的。当在无声部分写入地址和读出地址变成相互相同时，这是通过暂停读出地址的增进来实现的。
然而，在这些装置中，在写入和读出地址不相同的情况下，由于暂停读出地址的增进，有时从不执行新的存储写入。即使不在后者装置的无声部分，这将会发生。并且，这会导致重复读出已从存储器中读出的数据，于是产生收听困难。这种困难将产生在地址写入和读出时钟定时相互不匹配或M速度重放的数“M”不是整数的时候。
本发明的目的是提供一种用于从记录介质中易收听快速重放的音频信号、特别有效地和自然地除去小声音部分的音频信号处理器。
本发明提供一种用于处理音频信号的装置包括存储器，用于存储音频信号；写入装置，用于在存储器的写入地址把音频信号写入存储器；读出装置，用于根据以低于由写入装置把音频信号写入存储器的速度的一速度从存储器中根据读出地址读出音频信号。确定装置，用于确定存储在存储器中并不被读出装置读出的音频信号的总量是否为增加；和更新装置，用于当不被读出装置读出的音频信号的总量是增加时更新写入地址。
此外，本发明提供一种用于处理音频信号的装置包括存储器，用于存储音频信号；写入装置，用于在存储器的写入地址把音频信号写入存储器；读出装置，用于根据以低于由写入装置把音频信号写入存储器的速度的一速度从存储器中根据读出地址来读出音频信号；和检测装置，用于检测在音频信号之间的小信号，该小信号的电平是小于基准电平的，以便暂停小信号的写入地址的更新。
图1表示根据本发明的音频信号处理器的第一实施例的方框图；图2表示存储器的地址跃变过程和用于第一实施例的定时图的说明图；图3表示根据本发明的音频信号处理器的第二实施例的方框图；图4表示存储器的地址跃变过程和用于第二实施例的定时图的说明图；图5表示根据本发明的地址控制的说明图；图6表示根据本发明的音频信号处理器的第三实施例的方框图；图7表示在第三实施例中静噪检测器的方框图；图8A到8E表示在图6所示的静噪检测器的各级的信号波形的说明图；图9表示存储器的地址跃变过程和用于第三实施例的定时图的说明图；图10表示根据本发明的音频信号处理器的第四实施例的方框图；图11表示根据本发明的音频信号处理器的第五实施例的方框图；图12表示在第五实施例中小声音检测器的方框图；图13A到13E表示在图12所示的小声音检测器的各级的信号波形的说明图；图14A到14K是说明存储器地址的变化和图11所示的音频信号处理器的各自电路的输出信号的定时图；图15表示根据本发明的音频信号处理器的第六实施例的方框图；图16A到16N是说明存储器地址的变化和图15所示的音频信号处理器的各自电路的输出信号的定时图17表示根据本发明的音频信号处理器的第七实施例的方框图；和图18A到18K是说明存储器地址的变化和图17所示的音频信号处理器的各自电路的输出信号的定时图。
图1表示用于处理音频信号的装置的第一实施例的方框图。
在图1中，已通过高速重放重放的音频信号经低通滤波器(LPF1)1从输入端IN输入到模/数(AD)变换器(ADC)2。AD变换器2通过高速AD变换把输入信号变换成在预定定时的数字数据，以把变换的数字数据写入存储器8中。该写入数据在预定定时从存储器8读出并然后由数/模(DA)变换器(DAC)3变换成模拟信号，经低通滤波器(LPF2)4从输出端OUT输出。
控制器5产生时钟信号CK1，作为写入地址计数器7的时钟信号WCK、读出地址计数器14的时钟信号RCK、写入/读出选择信号RW、存储控制信号CS、AD变换时钟信号ACK和DA时钟信号DACK的基准。
当写入/读出选择信号RW为高时，选择器9选择读出地址RAD，另一方面，当信号RW为低时选择写入地址WAD。当预置信号PR变成高时，写入和读出地址计数器7和14取各自的预定值并把写入和读出地址WAD和RAD分别送到选择器9。在此，诸如“信号为高/低”的表示法意味着“信号电平为高/低”。
具有可预置增/减计数器的已写入(未读出)数据量计数器10把已写入(未读出)的数据量/WTD输出到下限量检测器11和上限量检测器12。这里，已写入(未读出)的数据是不从已写入存储器8的数据中读出的数据。
在第一实施例中，未读出的数据量WTD总是被控制以便不超过预定范围。详细地说，下限量检测器11确定数据量WTD是否输入预定的下限范围。另一方面，上限量检测器12确定数据量WTD是否输入预定上限范围。
存储器8可以是8×32 Kbit(干比特)存储器并具有15比特地址。然后，下限量检测器11当存储器8的数据地址总计15比特中的高位8比特变成00000000时输出高LW信号。与此相反，上限量检测器12当15比特的高位8比特变成11111110时输出高电平的UP信号。
RS触发器13由LW信号设置，另一方面，由UP信号复位。当触发器13的输出Q是高时，这表示由于新写入的开始，未读出的数据量WTD是足够的。与此相反，当输出Q为低时，这表示数据量WTD超过预定范围。在后面情况中，禁止写入直到数据量WTD减小到适当的范围。这个作用防止块长度(音频信号的预定量)缩短。
图2表示存储器8的地址跃变过程和在第一实施例中两倍速度处理(M=2)的情况的其定时图的说明图。
如图2所示，当起动新操作时，脉冲PRS送到图1的单倍增器(MM)15，其输出信号PR作为预置脉冲送到写入和读出地址计数器7和14。在本实施例中，最小值“0”加载到每个计数器作为预置值，然而，计数器7和14用任何相同值加载。
当预调时，未读出数据量WTD变为“0”并然后LW信号变为高，触发器13然后在时间t1被设置。触发器13的输出Q变为高，以致于时钟信号CK1经与门6改变到信号WCK。该信号WCK输入到写入地址计数器7和写入数据量计数器10的加法输入端。
该写入地址WAD以在读出地址RAD上更新的两倍速度进行更新，以进行音调变换。当在写入地址WAD上更新提升和已写入(未读出)数据量WTD落在预定范围(111111100000000-111111101111111)时，上限量检测器12的输出信号UP变成高。
在正常操作中，由于检查高位8比特，当未读出数据量WTD是1111111100000000时输出信号UP变成高。即使时钟输入在数据量=111111100000000附近变成不稳定，上面的范围检查使该工作稳定。
而且，甚至在数据量变成超出范围的最坏情况下，这导致再现触发器(13)的复原，于是不会对其输出产生不良的影响。
当RS触发器13复位时，其输出Q在时间t2变成低和与门6不输出信号WCK，于是停止写入地址计数器7的计数操作。因而，该信号RCK连续地输出到读出地址计数器14，以致于剩余未读出数据量WTD开始减少。然而，在时间t3，当数据量WTD的高位8比特变成00000000时，下限量检测器11的输出信号LW改变到高。信号LW在未读出数据量WTD输入范围(000000000000000-000000001111111)的状态将变成高，但是在正常操作中，高电平的信号LW在数据量WTD“000000001111111”检测。即使时钟在“000000001111111”的附近变成不稳定，高电平的信号LW在上述范围中进行检查，以致于该操作稳定。而且，即使在数据量超出范围的最坏情况，这便导致重现触发器(13)的复位，于是对其输出不产生不良影响。因此，即使在非整数M的情况下，连续操作是预期的。
图3表示根据本发明的音频信号处理器的第二实施例的方框图。在图3中，与图1所示的第一实施例的差别是如何产生预置信号PR的，详细地说，预置信号PR不仅通过是脉冲PRS而且是通过经或门16的下限量检测器11的输出信号LW产生的。
图4是表示存储器的地址跃变过程和在根据第二实施例的两倍速度处理(M=2)的情况下的时间图的说明图。
图4所示，新的操作在脉冲PRS的前沿开始，和预置脉冲PR加到写入和读出地址计数器7和14，以及已写入数据量计数器10。在这个实施例中，最小值“0”加载到每个计数器作为预置值，然而，计数器7和14可以用任何相同值加载。
当进行预置时，未读出数据量WTD变为0和下限量检测器11的输出信号LW变成高，以及RS触发器13在时间t1进行设置。然后，触发器13的输出Q变成高，时钟CK1经与门6改变到信号WCK，和信号WCK输入到已写入数据量计数器10和写入地址计数器7的加法输入端。
写入地址WAD以在读出地址RAD上更新的两倍速度进行更新，以进行音调变换。当在写入地址WAD上更新提升和已写入(未读出)的数据量WTD落在预定范围(111111100000000-111111101111111)时，上限量检测器12的输出信号UP变成高。
在正常操作中，由于检查高位8比特，当未读出数据量WTD是111111100000000时输出信号UP变成高。即使时钟在量=111111100000000附近变成不稳定，上面的范围检查使该操作稳定。
而且，即使在数据量变成超出范围的最坏情况下，这便导致触发器(13)重现复位，于是对其输出不会产生不良的影响。
当触发器13在时间t2复位时，其输出Q变成LOW，以致于不从与门6输出信号WCK。
然而，信号RCK连续地输入到读出地址计数器14，以致于剩余未读出数据量WTD开始减少。然后，在时间t3，当量WTD的高位8比特变成00000000时，不限量检测器11的输出信号LW改变到高。输出信号LW在未读出数据量WTD输入范围(0000000000000000-000000001111111)的状态变成高，然而，在正常操作中，高电平的信号LW在量WTD“000000001111111”进行检测。即使时钟在“000000001111111”附近变成不稳定，高电平的信号LW在上面范围中检查，以致于该操作是稳定的。而且，即使在数据量变成超出范围的最坏情况下，这会导致触发器(13)再现复位，因此对其输出不会产生不良影响。
同时，输出信号LW经或门16和单倍增器15变成预置信号PR，以预置已写入数据量计数器10，和写入和读出地址计数器7和14。这个作用产生图3所示的音频信号处理器的初始状态。
图5是表示与本发明有关的地址控制图形的一个例子的说明图。
如图5所示，根据本实施例的存储地址控制通过在未读出数据的上限范围和最大值之间中提供非干扰范围来进行的。换言之，即使当某些因素，例如，时钟定时在量“0”开始被输入到已写入数据量计数器10的时钟RCK，这个非干扰范围防止了数据量如此快的进入上限范围由此产生上限量检测器12的输出信号UP以便不变成高，于是保持稳定工作。这就实现了连续音调变换而没有故障。
图3所示的第二实施例其特征在于在电源不稳定的情况下，或即使噪声落在时钟信号线上的情况下，由于预置是每块(音频信号的预定量)进行的，已写入数据量计数器10的计数误差不会积累，以致于进一步稳定操作可以预期的。
图6是表示根据本发明的音频信号处理器的第三实施例的方框图，它进一步提供有静噪消除特征。
在图6中，与图3所示的第二实施例的差别是附加安装的静噪检测器17和第一和第二逻辑电路。第一逻辑电路是由倒相器(INV1)18和与门(AND1)19构成，以根据静噪检测器17的输出信号S1和RS触发器13的输出Q产生信号WG。第二逻辑电路由与门电路21和倒相器(INV2)22构成，以根据输出信号SI和下限量检测器11的输出信号LW产生信号RG。
图7是表图6所示的静噪检测器17的结构的方框图。而且，图8A到8E是表示在图7所示的静噪检测器17的各级的信号波形的说明图。
来自图3所示的低通滤波器1的图7所示的输入音频信号“a”经半波整流器(RCT)24改变为信号“b”。该信号“b”经低极大时间常数的通滤波器(LPF)改变到信号“c”。该信号“c”起用于于电平检测的基准电平的作用。
当检测的信号电平平均为高时，信号“c”的电压变成高，同时基准电平也变成高。与此相反，当检测的信号电平平均为低时，信号“c”的电压变成低，同时基准电平也变成低。信号“b”和“c”相互进行比较，以由比较器(CMP)26产生信号“d”。接着，可重新触发的单信增器(MM)27响应作为触发信号的信号“d”产生脉冲信号“e”。而且，信号“e”由倒相器(INV)28倒相，以获得静噪状态信号SI。
图9是表示存储器的地址跃变过程和在根据图6所示的第三实施例的两倍速度处理(M=2)的情况下的其定时图的说明图。
起始脉冲PRS开始新的操作，首先使脉冲PRS经或门16和单倍增器15改变成预置脉冲PR。该预置脉冲PR送到已写入数据量计数器10，和写入和读出地址计数器7和14。在本实施例中，最小值“0”加载到每个计数器作为预置值，然而，计数器7和14可用任何相同值加载。
当预置时，未读出数据量WTD变成0和下限量检测器11的输出信号LW变成高，和RS触发器13在时间t1进行设置。因而，触发器13的输出Q变成高。
当时间(t1-t3)的周期期间，输入信号具有有效声音，以致于静噪检测器17的输出信号SI变成低和倒相器18的输出变成高。由于与门19的输出变成高，控制器5的输出CK1经与门20改变到时钟WCK。该时钟WCK输入到写入地址计数器7和已写入数据量计数器10。写入地址计数器7的输出写入地址WAD以在读出地址RAD上更新的两倍速度进行更新。以进行音调变换。
当在写入地址WAD上更新提升和未读出数据量WTD落在预定范围(1111111100000000-1111111101111111)时，上限量检测器12的输出信号UP变成高。
在正常操作中，由于检查高位8比特，信号UP在未读出数据量WTD是111111100000000时变成高。即使时钟输入在量=111111100000000附近变成不稳定，上面检查范围使该操作稳定。
而且，即使在数据量变成超出范围的最坏情况下，这导致触发器(13)重现复位，于是，对其输出不会产生不良影响。
当RS触发器13复位时，在时间t2输出Q变成低和与门20不输出信号WCK，于是停止写入地址计数器7的计数操作。然而，由于下限量检测器11的输出信号LW是低，与门23的输出信号连续输入到读出地址计数器14，以致于未读出数据量WTD开始减少。然而，在时间t3，当量WTD的高位8比特变成00000000时，信号LW改变到高。信号LW在未读出数据量NTD进入范围(000000000000000-000000001111111)的状态变成高，然而，在正常操作中，高电平的信号LW在量WTD“000000001111111”检测。即使时钟在“000000001111111”附近变成不稳定，高电平的信号LW在上面范围中进行检查，以致于该操作是稳定的。而且，即使在数据量变成超出范围的最坏情况下，这便导致触发器(13)重现复位，于是对其输出不会产生不良的影响。
在时间t4，输入信号变成静噪状态，于是，使静噪检测器17的输出信号S1变成高。由于倒相器18的输出变成低，与门19的输出信号WG变成低。于是，时钟CK1不传送到定入地址计数器7作为时钟WCK，以停止写入地址计数器7的连续操作。
在时间t5，当未读出数据量WTD的高位8比特变成00000000时，下限量检测器11的输出信号LW变到高。由于静噪状态正被保持，信号S1是高，和信号LW也是高，与门21的输出信号A3变成高。这个处理使倒相器22的输出信号RG变成低，和时钟CK2由与门(AND4)23阻塞，由此阻塞时钟RCK的输出，因此，导致读出地址计数器14的计数操作的暂停。
同时，与门21的输出信号A3经或门16和单倍增器15触发用于已写入数据量计数器10，和写入和读出地址计数器7和14的预置信号PR，以恢复初始状态。这里，已写入数据量计数器10预置到0。
此后，即使时钟RCK的错误输入使未读出数据量WTD等于111111111111111，上限量检测器12不检测这个状态。这是由于由上限量检测器12检测的最大量是111111101111111的事实，于是启动消除到达等于128个脉冲的任何错误信号。
更详细地说，即使当时钟RCK在其计数为0时输入到已写入数据量计数器10时，预插入的非干扰范围防止了剩余数据量如此快地进入上限范围，由此防止了上限量检测器12的输出信号UP变为高，因此，导致稳定操作。
在时间t6，输入信号具有一声音，静噪检测器17的输出信号SI变成低和信号WG和RG一起变成高，以重新开始写入和读出地址计数器7和14的连续操作。
图10是表示根据本发明的音频信号处理器的第四实施例的方框图。在图10中，与图6所示的第三实施例差别在于下限量检测器11的输出信号LW经单倍增器15送到或门16a，以产生预置信号PR，用于预置已写入数据量计数器10，和写入和读出地址计数器7和14。
图11表示根据本发明的音频信号处理器的第五实施例的方框图。
在图11中，音频信号以时间轴方向压缩，从输入端30经低通滤波器(LPF1)31输入到模/数(AD)变换器(ADC)32。音频信号以预定抽样周期快速抽样和量化，由AD变换器32变换成数字数据。然后该数字数据写入到存储器38。
在比AD变换器32的抽样周期长的预定周期从存储器38读出的数字数据由数/模(DA)变换器(DAC)33变换成模拟信号。然后，该模拟信号经低通滤波器(LPF2)34从输出端35输出。
控制器37产生被输入到存储写入地址计数器42作为时钟信号WCK的基准信号的信号CK1；被输入到存储读出地址计数器45的时钟信号RCK；写入/读出选择信号RW；存储控制信号CS；到AD变换器32的时钟信号ADCK；到DA变换器33的时钟信号DACK；和其它需要的信号。
存储写入地址计数器42提供有预置功能。计数器42装入读出地址RAD，如后面详细描述的，当预置信号PR提供到那里时改变成高。
当读出/写入选择信号RW是高时，地址选择器39选择读出地址RAD，以把选择的地址RAD提供到存储器38作为地址信号ADR。另一方面，当选择信号RW是低时，选择器39选择写入地址WAD，以把选择的地址WAD提供到存储器38作为地址信号ADR。
小声音检测器36在输入信号低于预定电平时输出高电平的小声音状态信号SM(表示小声音状态)。
图12表示小声音检测器36的结构方框图，和图13A到13E表示在检测器36的信号波形的说明图。
在图12中，送到输入端36a的图13A所示的音频信号Sa用整流器36c整流成图13B所示的信号Sb。该信号Sb送到比较器(CMP)36e。由基准电压发生器(REF)36d产生的门限电压VC也提供到比较器36e。
然后，比较器36把信号Sb与门限电压Vc进行比较，以输出图13c所示的脉冲序列Pd。该脉冲序列Pd可作为触发信号送到可重新触发的单稳态多谐振荡器36f。单稳态多谐振荡器36f在连续提供的触发信号的时间间隔比预定时间周期短时被重新触发。然后，单稳态多谐振荡器36f在音频信号(如图13B所示)的信号电平低于预定电平时是低，而当音频信号电平高于预定电平时为高。产生的脉冲Pe送列倒相器(INV)36g。然后，该倒相器36g对输出端36发送如图13E所示的这种小声音状态信号SM，当音频信号电平低于预定电平时为高(表示小声音状态)，而当音频信号电平高于预定电平时为低(表示大声音状态)。
在图11中，用于存储写入地址计数器42的基准信号CK1经与门41改变为时钟信号WCK。该时钟信号WCK输入到写入地址计数器42，用于进一步提高。另一方面，当在存储器38中连续进行从顶到最末地址周期相加时，存储读出地址计数器45正超前这些地址。
如用图14A的虚线来举例说明的，当根据音频信号电平的变化停止和重新启动地地址提升时，存储写入地址计数器42的写入地址WAD可以各种方式改变。
而且，如用图14A的实线来举例说明的，存储读出地址计数器45的读出地址RAD表示这种改变如下在存储器38中地址RAD一旦从顶到最后地址改变以后，这种改变是连续重复的。
在此，图14A到14K是用于举例说明在存储地址的改变(图14A)和图17所示音频信号处理器的各自电路的输出信号的改变(图14B到14K)。当音频信号处理器正以两倍记录速度的速度进行从存贮介质重放音频信号的信号处理。
在图14A到14K中有两个定时图形一个时间周期具有从时间t1到t4，从时间t5到t6和从时间t9等所示的有效或大的声音，其中从图11的小声音检测器36输出的图14B所示的小声音状态信号SM是低；另一个时间周期具有从时间t4到t5和从时间t6到t9所示的小声音，其中信号SM是高。这两个定时图形也送到后面所描述的图16A到16W和18A。
在时间t1，当图14G所示的操作启动脉冲PRS进入图11的音频信号处理器的输入端43时，处理器在时间t1起动地址写入和地址读出操作。当启动脉冲PRS经或门44作为预置信号PR输入到存储写入地址计数器45的预置端PRT时，计数器45加载读出地址RAD，以使写入地址WAD变成与读出地址RAD相同。
而且，操作启动脉冲PRS输入到或门51，作为图14H所示的设置信号PS2提供到设置/复位触发器(RSFF)53的设置端S。这个过程启动触发器53，以在时间t1从输出端Q输出写入启动信号WEN，并且以把信号WEN提供到与门41。然后，与门41把由控制器37提供的基准信号CK1提供到存储写入地址计数器42作为时钟信号WCK。
响应于时钟信号WCK，存储写入地址计数器42在时间t1启动连续操作。在图14A所示的情况下，在时间t1写入和读出地址WAD和RAD表示在点“a”。从存储写入地址计数器42输出的写入地址WAD在直虚线连接点“a”、“b”、“c”、……、“J”、“K”和“1”上改变。另一方面，如前面所述的，存储读出地址计数器45在所有时间正输出在存储器38的前头和最后地址的周期变化。读出地址RAD的变化状态由图14A的实线表示。
如上所述，在时间t1写入和读出地址的均衡触发比较器40，以输出在时间t1图14E所示的高电平的均衡脉冲EQ。然而，由于在时间t1当进入的音频信号具有有效声音时，图14B所示的小声音状态的信号SM是低的，与门46关闭。因此，在时间t1由比较器40输出的均衡脉冲EQ被阻塞，因此，对电路工作(从不设置设置/复位触发器48)不会产生不良影响。在同样方法中，在小声音状态信号SM在图14B中保留低的时间t2和t3从比较器40输出的均衡脉冲EQ也被阻塞，因此，对电路工作不会产生不良影响。
在时间t4，大声音周期改变成小声音周期，以致于小声音状态信号SM由低变到高，如图14B所示的。然后，在时间t4，单稳态多谐振荡器52被触发来产生如图14c所示的脉冲SMu，送到设置/复位触发器53的复位端R。因此，触发器53在时间t4复位。这个复位使由设置/复位触发器53的端Q输出的图14I所示的写入启动信号WEN，以在时间t4从高变到低，由此关闭与门41。到目前为止，这就会阻塞从与门41到存储写入地址计数器42的写入时钟信号WCK的连续提供，因此，在时间t4，计数器42的计数操作进入停止。
在时间t5，图14B所示的小声音状态信号SM从高(小声音或无声)改变到低(大声音或有效声音)。然而，当信号SM已如此变化时，由倒相器49输出的信号从低变到高，因此，在时间t5，单稳态多谐振荡器50被触发，以产生图14D所示的脉冲SMd。该脉冲SMd经或门51作为设置信号PS2送到设置/复位触发器53的设置端S，并且也送到设置/复位触发器48的复位端R。
响应于脉冲SMd，设置/复位触发器53在时间t5从端Q输出写入启动信号WEN，以将它提供到与门41。响应于信号WEN，与门41把时钟信号WCK送到存储写入地址计数器42，以启动从时间t5的连续操作。
在时间t5写入地址WAD位于相应于写入地址WAD位于时间t4的点“1”的图14A的点“M”。存储写入地址计数器42使输出写入地址WAD沿由虚线连接点“m”、“n”、“o”和“p”表示的直线改变。
即使提供脉冲Smd，不设置在时间t5的设置/复位触发器48不改变其工作，因此，甚至在时间t5保持端/Q在高。
接着，在时间t6，从小声音检测器36输出的小声音状态信号SM从低(大声音或有效声音)变到高(小声音或无声)，以触发单稳态多谐振荡器52，多谐振荡器52在时间t6产生图14c所示的脉冲SMu，把它送到设置/复位触发器53的复位端R。
给定脉冲SMu，触发器53在时间t6复位，于是从端Q输出的写入启动信号WEN从高变到低，导致与门41关闭。因此，对存储写入地址计数器42提供的时钟信号WCK被阻塞，在时间t6它的计数操作进入暂停。
然而，即使在时间t6存储写入地址计数器42的连续操作暂停以后，存储读出地址计数器45的地址还正在提升。因此，在时间t7，写入和读出地址WAD和RAD在图14A的点“q”变成相互相同。这就从比较器40触发高电平的均衡脉冲EQ，把它提供到与门46。如前面所述的，从t6到t9的周期属于小声音周期。并且，在小声音周期中的时间t7，图14B所示的小声音状态信号SM保持高，因此图14F所示的脉冲PW从与门46输出。该脉冲PW作为图14H所示的设置信号PS2经或门51提供到设置/复位触发器53的设置端S，并同时送到设置/复位触发器48的设置端S。
给定设置信号Ps2，虽然设置/复位触发器53处于从时间t6开始的小声音周期中，但它在时间t7从其端Q触发写入启动信号WEN，把它送到与门41。与门41把时钟信号WCK送到存储写入地址计数器42，因此，在时间t7，再使计数器42进入连续操作。
在时间t7产生的写入地址WAD位于对应于时间t6的写入地址WAD位于点“p”的点“q”。
并且，通过存储写入地址计数器42的连续操作，从计数器42输出的写入地址WAD沿虚直线连接点“q”、“r”、“s”、“t”、“ u”等等改变。在时间t8，写入地址WAD变成与读出地址RAD相同并且比较器40输出送到与门46的高电平的均衡脉冲EQ。由于时间t8位于从时间t6到t9起始的小声音周期中，在时间t8从小声音检测器36输出的小声音状态信号SM(图14B所示的)是高。并且，与门46经或门51输出作为设置信号Ps2送到设置/复位触发器53的设置端S和也送到设置/复位触发器48的设置端S的脉冲PW。
然而，如上所述，由于触发器48和53通常在时间t7已经设置，因此，即使给定新设置信号，它们不会改变它们的工作状态。因此，写入地址WAD在时间t7从存储写入地址计数器42输出，并此后将沿图14A所示的虚直线连接点“q”、“r”、“s”、“t”、“u”、“V”、“w”和“x”改变。
然而，当从小声音检测器36输出的小声音状态信号SM从高(小声音或无声)改到(大声音或很显著声音)，从倒相器49输出的信号从低变到高，以致于触发单稳态多谐振荡器50，以在时间t9产生图14D所示的脉冲SMd。脉冲SMd经或门51作为设置信号Ps2送到设置/复位触发器53的设置端S并也送到设置/复位触发器48的复位端R。
在时间t9，即使接收设置信号Ps2，先前已经设置的设置/复位触发器52将保持前面的工作。于是，即使在时间t9，此后，触发器53对与门41连续提供高电平的写入启动信号WEN。并且与门电路26对存储写入地址计数器42连续提供时钟信号WCK。
而且，在时间t9响应于从单稳态多谐振荡器50输出的脉冲SMd，设置/复位触发器48在时间t9复位，由此，使由其端/Q输出的图14J所示的脉冲PWt从低变到高。然后脉冲PWt触发单稳态多谐振荡器47以便在时间t9输出脉冲PRX。该脉冲PRX经或门44作为预置脉冲送到存储写入地址计数器42的预置端PRT。然后，在时间t9存储写入地址计数器42的写入地址WAD被强制改变，以便在时间9与读出地址RAD相同(在图14中由点“x”跃变到“y”所示的)在根据本发明的音频信号处理器中，在如由时间t6到t9所示的小声音或无声周期的长持续时间中，即使从时间t7到t9的持续时间中，小声音周期中的小音频信号写入存储器38。于是，即使在小声音周期的长持续时间中，防止了中断重放声音。
然而，如果当小声音周期移到大声音周期时在时间t9会出现在重放图象和声音之间的偏差，该偏差通常可使观看者感受到不协调的感觉。
因此，根据本发明的音频信号处理器进行这种运算控制如下
当小音频信号写入到存储器期间的小声音周期变到大声音周期时，写入地址WAD强制改变，以便确切地或精密地与在那时间点的读出地址RAD相等。
更详细地说，假设在小声音周期中在图14A的时间t6起始的图11的存储写入地址计数器42的连续操作沿虚线连接点“q”、“r”、“s”、“t”、“u”、“v”、“w”和“x”改变写入地址WAD。并且，如果在时间t9小声音周期改变成大声音周期，在时间t9位于点“x”的写入地址WAD强制改变成位于在时间t9点“y”的读出地址RAD。于是，在时间t9，此后，写入地址WAD沿虚线连接点“y”、“z”、“a”、“b”和“c”改变。而且，在小电平声音突然改变成大电平声音的时间点上，重放VTR图象根据重放声音进行，由此，使观看者的不协调的感觉减到最小。
图15是表示根据本发明的音频信号处理器的第六实施例的方框图。
图15的低通滤波器31和34、AD变换器33、小声音检测器36、控制器37、存储器38、地址选择器39、和存储写入和读出地址计数器42和54的功能基本上与图11所示的第五实施例相同。
而且，已写入(未读出)数据计数器10、和下和上限量检测器11和12基本上与图1的第一实施例相同。
图16A到16N是用于举例说明在存储地址中的改变(图16A)和在图15的音频信号处理器的各自电路的输出信号中的改变(图16B到16E)。该定时图是当音频信号处理器以两倍的记录速度的速度正进行由存贮介质重放的音频信号的信号处理时观察的。
根据定时图，当图16M所示的操作起动脉冲PRS进入图15所示的处理器的输入端43时，音频信号处理器在时间t1开始写入和读出操作。当脉冲PRS经或门44输入到存储写入地址计数器42的预置端PRT时，计数器42加载读出地址RAD，以使写入地址WAD变成与读出地址RAD相同。
写入和读出地址WAD和RAD的一致启动下限量检测器11，以在时间t1输出图16F所示的信号LW。该信号LW然后送到或门51和与门46。
在时间t1具有有效声音，图16B所示的小声音状态信号SM是低，以致于与门46将不输出信号LW。另一方面，输出到或门51的信号LW作为图16H所示的设置信号Ps2送到设置/复位触发器(RSFF)的设置端S。响应于信号Ps2，在时间t1触发器53从输出端Q输出写入启动信号WEN，并对与门41提供该信号WEN。
然后，从控制器37送到与门41的存储地址计数器42的基准信号CK1变为时钟信号WCK，送到计数器42。存储写入地址计数器42然后响应时钟信号WCK起动计数操作。
在图16A所示的情况下，在时间t1写入和读出地址WAD和RAD位于点“a1”。通过计数操作从存储写入地址计数器42在直虚线连接点“a1”、“b1”、“c1”、“d1”、“e1”和“f1”上进行改变。另一方面，如参照图11所描述的，存储读出地址计数器45总是输出在存储器38的前头和最末地址之间周期性改变的读出地址。在读出地址RAD中的变化用图16A的实线表示。
在时间t2，当上限量检测器12检测未读出数据量落在预定上限范围中时，检测器12输出高电平的UP信号。该信号UP经或门57作为图16I所示的复位信号送到设置/复位触发器53的复位端R，由此，使触发器53在时间t2复位。
通过触发器53的复位，从端Q输出的写入启动信号WEN在时间t2改变到低，以关闭与门41。于是，时钟信号WCK不送到写入地址计数器42，使计数器42的连续操作在时间t2进入停止。并且，在时间t2，此后，由于从存储器38读出的数字数据是连续的，未读出数据量在时间t2等逐渐减少。
当下限量检测器29检测未读出数据量在时间t3落在预定下限范围中时，检测器29输出图16F所示的高电平的信号LW。该信号LW送到与门46和或门51。
送到或门51的高电平的信号LW作为图16H所示的设置信号Ps2提供到设置/复位触发器53的设置端S。响应于该信号Ps2，在时间t3，高电平的写入启动信号WEN从触发器53的输出端Q输并送到与门41。
响应于信号WEN，在时间t3，与门41把时钟信号WCK送到存储写入地址计数器42，由此，使它从时间t3启动连续操作。
在图16A所示的例子中，写入地址WAD在时间t3位于与在时间t2写入地址WAD位于点“f1”相同的点“g1”。而且，由其连续操作从存储写入地址计数器42输出的写入地址WAD沿虚直线连接点“g1”“h1”、“i1”、和“j1”改变。
当从小声音检测器36输出的图16B所示的小声音状态信号SM在时间t4从低(表示有显著音或大声音)变成高(小声音或无声)，如图16c所示，触发单稳态多谐振荡器52产生脉冲SMu。
脉冲SMu作为图16I的复位信号Pr2经或门57送到设置/复位触发器53的复位端R。于是触发器53在时间t4复位，以使图16J所示的写入启动信号从其输出端Q输出，以从高变到低。因此，停止与门41，以把写入时钟信号WCK送到存储写入计数器42，因此，连续操作进入停止。
当图16B所示的小声音状态信号SM在时间t5从高(小声音或无声音)变到低(大声音或有显著音)从倒相器49输出的信号从低变到高，于是触发单稳态多谐振荡器50，以产生如图16D所示的脉冲SMd。
脉冲SMd经或门51作为设置信号Ps2送到设置/复位触发器53的设置端S。响应于信号Ps2，触发器53在时间t5从端Q输出写入启动信号WEN，将它送到与门41。因此，与门41把时钟信号WCK送到存储写入地址计数器42，因此从时间t5起动连续操作。
在时间t5从单稳态多谐振荡器50输出的脉冲SMd也送到设置/复位触发器48的设置端S。但是，由于触发器48在时间t5没有设置，脉冲SMd不会改变触发器48的工作方式，于是，即使在时间t5照样保持端/Q的高电平。
并且，从在时间t5已重新启动连续操作的存储写入地址计数器42输出的写入地址/WAD正是沿虚直线连接点“K1”、“L1”、“m1”和“n1”改变。
接着，在时间t6，当图16B所示的小声音状态信号SM从低(大声音或有显著音)变到高(小声音或无声)时，触发单稳态多谐振荡器52在时间t6产生如图16c所示的脉冲SMu。该脉冲SMu经或门电路57作为图16I所示的复原信号Pr2输入到设置/复位触发器53的复位端R。
响应于脉冲Pr2，触发器53在时间t6复位，以改变从其输出端Q输出的写入启动信号WEN从高到低。于是停止与门41，以把时钟信号WCK送到存储写入地址计数器42，使计数器42的连续操作在时间t6暂停。在此，当从小声音检测器36输出的小声音状态信号SM将从高(小声音或无声)变到低(大声音或显著声音)时，在时间t6起动的小声音周期连续在延伸到时间t8的长周期上。
在时间t6，此后存储写入地址计数器42已停止其连续操作。然而，已继续从存储器38中读出数字数据。因此，在存储器38中未读出数据量逐渐从时间t6等减少。当已在时间t6开始的小声音周期变成大声音周期时，在时间t8以前减少的数据量落在时间t7的预定下限范围中。
在数据量落在预定的下限范围的情况下，已从写入数据量计数器10给出信号WTD的下限量检测器11检测落在时间t7，以输出图16F所示的高电平的信号LW，把它提供到与和或门46和51。
响应于信号LW，或门51输出图16H所示的设置信号Ps2，使它送到设置/复位触发器53的设置端S。因此，触发器53从时间17输出来自其输出端Q的高电平的写入启动信号WEN。然后，该信号WEN送到与门41。
响应于信号WEN，与门41在时间17把时钟信号WCK送到存储写入地址计数器42。这使计数器42在时间17开始连续操作。并且，在时间17，从小声音检测器36输出的图16B所示的小声音状态信号SM是高(表示小声音或无声)。于是，与门46在时间t7把从下限量检测器11输出的图16F所示的高电平的信号LW作为如图16G所示的信号PW送到设置/复位触发器48的设置端S，以设置触发器48。
从如上所述的已起动其连续操作的写入地址计数器42输出的写入地址WAD沿虚直线连接点“o1”、“p1”、“q1”和“r1”改变。由于从时间t6到t8的周期存在于从时间t6到t8的小声音周期中，当从时间t7到t8的周期是小信号期间音频信号被写入存储器38中。
换言之，根据第六实施例，在电平比预定信号电平低的音频信号出现在需要在读出地址RAD中从存储器38的最小变到最大地址的情况下，在低电平的时间轴方向上压缩的音频信号基本上不需要写入到存储器38和通过在时间轴方向上解压缩音频信号从其读出，由此，即使在这种长的小声音周期中防止暂停重放声音。
在时间t8，当从小声音检测器36输出图16B所示的小声音状态信号SM从高(小声音或无声)变到低(大声音或显著声音)时，倒相器49的输出信号从低变到高。因此，触发单稳态多谐振荡器50，以在时间t8产生如图16D所示的脉冲SMd。
然后，该脉冲SMd经或门51作为图16H所示的设置信号PS2送到设置/复位触发器53的设置端S。然而，因为触发器53在时间t7总是已经设置，如前面所述的，在时间t8输出的设置信号Ps2不会改变触发器53的工作方式。
脉冲SMd还送到设置/复位触发器48的设置端S。于是，触发器48设置在时间t8，以从触发器48的输出端/Q输出如图16K所示的在时间t8从低变到高的信号Pwt。通过信号Pwt触发单稳态多谐振荡器47，以输出如图16L所示的信号PRX。该信号PRX经或门44送到如图16N所示的作为预置信号的存储写入地址计数器42的预置端PRT。响应于预置信号PR，计数器42在时间t8加载读出地址RAD，以使写入地址WAD变成与加载的读出地址RAD相同，因此重新起动写入地址WAD的连续操作。
通过存储写入地址计数器42的连续操作已在小声音周期中在时间t6起动，从计数器42输出的写入地址WAD沿虚直线连接点“o1”、“p1”、“q1”和“r1”改变。另一方面，存储读出计数器45正在输出读出地址RAD，该读出地址RAD总是周期性地从存储38的前头到最后地址改变，如图16A实线所示的。
根据第六实施例，如上所述，当在时间t6开始的小声音周期改变到大声音周期时，在存储器38中未读出数据量在时间t8以前落在时间t7的预定低限范围内时，甚至在小声音周期从时间t7到t8的中等周期中，小电平的音频信号写入存储器38中。因此，即使在长的小声音周期的情况下可防止暂停重放声音。
然而，如果当小声音周期已经移到大声音周期时在重放图象和声音之间在时间t8出现偏移，该偏移通常会使观看者感到不协调的感觉。
而且，假设在小声音周期中未读出数据量通过写入数字数字逼近较高限度范围，并使小声音周期改变成大声音周期。在这种情况下，在存储器38中未读出数据量进入仅具有在大声音周期中被写入存储器38的少量音频数据的较高限度范围，因此，剩下在大声音周期中的重要音频信号数据的有效量未写入。
因此，根据本发明的音频信号处理器执行特定操作如下当小电平的音频信号已经写入存储器38的小声音周期改变成大声音周期时，写入地址WAD强制改变，以便在那个时间点与读出地址RAD十分精确的相等。
换言之，通过在小声音周期中在时间t6起动存储写入地址计数器42的连续操作，从计数器42输出的写入地址WAD在虚线连接点“o1”、“p1”、“q1”、和“r1”上改变。在那个持续时间中，假设小声音周期在时间t8改变成大声音用期，如图16B所示的(小声音状态信号SM从高变到低)。然后，在时间t8位于点“r1”的写入地址WAD强制重新写入到位于在时间t8的点“s1”的读出地址RAD，由此，强制写入地址WAD从时间t8等沿虚线连接点“r1”、“s1”、“t1”和“u1”改变。
在小声音信号突然变成大电平声音的情况下，这种强制改变能够把在VTR上的重放图象改变成与重放声音一致，于是减少了不协调的感觉。
而且，这种改变可得到具有最大时间长度的优良音响信号，其中音频信号序列写入存储器38中。
图17表示根据本发明的音频信号的第七实施例的方框图。
在图17中，低通滤波器31和34、AD变换器32、DA变换器33，小声音检测器36、控制器37、存储器38、地址选择器39、和存储写入和读出计数器42和45的作用基本上与图11的第五实施例相同。
图18A到18K是用于举例说明存储地址的改变(图18A)和在图17所示的音频信号处理器的各自电路的输出信号的输出信号的改变(图18B到18K)。
该定时图是在音频处理器正进行音频信号的信号处理时观测的，该音频信号是从存储介质以两倍重放速度的速度重放的、在时间轴方向上已被压缩的信号。
在时间t1，响应于在端43给出的图18G所示的操作起动脉冲PRS，音频信号处理器在时间t1启动写入和读出操作。
当脉冲PRS经或门44作为预置信号PR输入到存储写入地址计数器42的预置端PRT，计数器42在时间t1加载读出地址，以使写入地址WAD变成与加载的读出地址RAD相同。
操作起动脉冲PRS还送到或门51。响应于该脉冲PRS，或门51把如图18H所示的高电平的设置信号Ps2送到D型触发器58的设置端。
响应于信号Ps2，在时间t1设置触发器58，以从其输出端Q输出高电平的图18I所示的高电平的写入启动信号WEN。该信号WEN送到与门41。然后，与门41把由控制器37给出的基准信号CK1作为时钟信号WCK送到存储写入地址计数器42。
然后，存储写入地址计数器42在时间t1起动控制操作。在图18A所示的例子中，在时间t1写入和读出地址WAD和RAD二者位于点“a2”。通过计数器42的连续操作，写入地址WAD沿图18A中的虚线连接点“a2”、“b2”、“c2”、……和“f2”改变。另一方面，存储读出地址计数器45输出如用实线表示的总是重复从存储器38的前头到最后地址循环改变的读出地址RAD。
如在参照图11以前所述的，在时间t1，当写入地址RAD变成与读出地址RAD相同，计算机40在时间t1输出如图18E所示的均衡脉冲EQ，使信号EQ提供到与门46。
然而，由于时间t1属于从时间t1到t4的有效或大声音周期，在时间t1从小声音检测器36输出的图18B所示的小声音状态信号SM为低(表示大或有效声音状态)。
因此，与门46不输出作为写入设置脉冲PW的均衡信号EQ。于是，设置/复位触发器48不设置在时间t1。这种状态也可应用到在低电平(表示大声音或显著声音)的小声音状态信号SM的周期中在时间t2和t3从比较器40输出的均衡脉冲EQ。
从时间t1，存储写入地址计数器42正超前连续操作，并然后，当在时间t2写入和读出地址WAD变成相互相同时，比较器40输出均衡信号EQ，送到已经设置的D型触发器58的时钟端。
因此，在时间t2，触发器58从其端Q读出送到数字端D的低电平数据，以在时间t2从输出端Q输出数据。于是，从触发器58的端Q输出的写入启动信号WEN从高变到低。与门41停止，以使时钟信号WCK提供到存储写入地址计数器42，于是，使计数器42的连续操作停止。而且，D型触发器58的端/Q的输出信号在时间t2变成高，提供到数据端D。
与此相反，存储读出地址计数器45的连续操作正在连续执行而没有停止。然而，在时间t3，当读出地址RAD变成与写入地址WAD相同时，比较器40输出均衡脉冲EQ。因此，D型触发器58在时间t3从其输出端Q输出高电平的写入启动信号WEN。响应于该信号WEN，与门41把基准信号CK1作为时钟信号WCK从控制器37送到存储写入地址计数器42。
响应于时钟信号WCK，存储写入地址计数器37再从时间t3起动其连续操作。在图18A所示的例子中，通过计数器42的计数操作，输出写入地址WAD沿虚直线连接点“g2”、“h2”、“i2”、“j2”、……改变。另一方面，存储读出地址计数器45输出总是在存储器38的前头和最后地址之间循环改变的读出地址RAD。在此，当存储写入地址计数器37重新启动其连续操作时在时间t3点“92”的写入地址WAD与当计数器37先前停止其操作时在时间t2的点“f2”的写入地址WAD相同。
接着，在时间t4，当大声音周期变成小声音周期，其中从小声音检测器36输出的图18B所示的小声音状态信号SM从低变到高时，单稳态多谐振荡器52用高电平的信号SM触发，以输出图18C所示脉冲SMu。该脉冲SMu在时间t4输出，送到D型触发器58的复位端R。响应于脉冲SMu，触发器58在时间t4复位，于是改变图18I所示的写入启动信号WEN，至此从触发器58的端Q在时间t4从高到低输出。响应于低电平的信号WEN，在时间t4，与门41停止，以把时钟信号WCK提供到存储写入地址计数器42，使连续操作在时间t4停止。
接着，在图18B中，在时间t5大声音周期开始，由小声音检测器36输出的小声音状态信号SM从高(表示小声音或无声)变到低(表示大声音或显著声音)。从倒相器49输出的信号从低变到高，以触发单稳态多谐振荡器50。然后，在时间t5，多谐振荡器50产生如图18D所示的脉冲SMd，经或门51作为图18H所示的设置信号Ps2送到D型触发器58，并且也送到设置/复位触发器48的复位端R。
响应于设置信号Ps2，在时间t5,D型触发器58从其输出端Q输出高电平的写入启动信号WEN，使它提供到与门41。然后，与门41把时钟信号WCK提供到存储写入地址计数器42，被启动以便在时间t5重新启动连续操作。
在时间t5写入地址WAD位于与写入地址WAD位于在时间t4的点“j2”相同的点“k2”。
通过重新启动连续操作由存储写入地址计数器42输出的写入地址WAD沿虚直线连接点“K2”、“I2”、“m2”和“n2”改变。
另一方面，在时间t5从单稳态多谐振荡器50输出的脉冲SMd送到设置/复位触发器48的复位端R。然而，由于在时间t5，触发器48还没有设置，该脉冲SMd不改变触发器48的工作方式，于是，即使在时间t5照样剩下端/Q的高电平状态。
然后，在时间t6开始小声音周期，小声音状态信号SM从低(表示大或显著声音)变到高(表示小声音或无声)，以在时间t6触发单稳态多谐振荡器52。然后，在时间t6，多谐振荡器52产生如图18c所示的脉冲SMu，以把它送到D型触发器58的复位端R。
响应于该脉冲SMu，在时间t6，触发器58复位，以使从端Q输出的写入启动信号WEN从高变到低。与门41然后停止，以把时钟信号WCK送到存储写入地址计数器42，于是，在时间t6暂停其连续操作。
甚至在存储写入地址计数器42的连续操作进入停止的时间t6以后，由于存储读出地址计数器45的地址正在提升，在时间t7，读出地址RAD用在点“o2”的停止写入地址WAD捕捉UP。因此，在时间t7，比较器40把如图18E所示的高电平的均衡脉冲EQ提供到与门46。如前面结合图14A到14K所述的，从t6到t9的周期是小声音周期。于是，在时间t7，由小声音检测器36输出的图18B所示的小声音状态信号SM是高。并且，与门46输出如图18F所示的脉冲PW。该脉冲PW经或门51作为图18H所示的设置信号Ps2送到D型触发器58的设置端S和也送到设置/复位触发器48的设置端S。
响应于设置信号Ps2,D型触发器58从其输出端Q输出写入启动信号WEN，以把它送到与门41。不顾时间t7是在从时间t6开始小声音周期内的事实，该信号WEN在时间t7输出。响应于该信号WEN，与门41把时钟信号WCK送到存储写入地址计数器42。于是，计数器42在时间t7重新启动连续操作。这里，在时间t7写入地址WAD位于与写入地址WAD位于在时间t6的点“n2”相同的点“o2”。
另一方面，在时间t7，响应于图18H所示的设置信号Ps2，设置设置/复位触发器48，以从其端/Q输出图18J所示的低电平的信号Pwt。
这里，在时间t7当写入和读出地址WAD和RAD变成相互相同时，从比较器40输出的高电平均衡脉冲EQ送到D型触发器58的时钟端。然而，由于较高优先控制送到D型触发器58的设置操作，在时间t7忽略了均衡脉冲EQ。
通过在时间t7重新启动的存储写入地址计数器42的连续操作，从计数器42输出的写入地址WAD沿虚直线连接点“o2”、“p2”、“q2”、“r2”、“s2”和“t2”改变。并且，在时间t8，写入和读出地址WAD和RAD在点“t2”变成相互相同，于是，比较器40输出高电平均衡脉冲EQ并把它提供到与门46。如前面所述的，从时间t6到t9的时间周期属于小声音周期，在小声音周期时间t8，由小声音检测器36输出的小声音状态信号SM是高，于是与门46在时间t8输出如图18F所示的设置脉冲PW。
该脉冲PW经或电路51作为图18H所示的设置信号Ps2送到D型触发器58的设置端S和也送到设置/复位触发器48的设置端S。
然而，由于触发器48总是在时间t7已经被设置，甚至在时间t8，触发器48从其输出端/Q连续输出图18J所示的低电平的信号Pwt。并且，在时间t8，当读出和写入地址NAD和RAD相互相同时，由比较器40输出的高电平的均衡脉冲EQ送到D型触发器58的时钟端。然而，也在这种情况下，由于较高优先控制加到D型触发器58的设置操作，在时间t8均衡脉冲EQ被忽略。
因此，甚至在时间t8，响应于从或门51提供的图18H所示的设置信号Ps2，D型触发器58从其输出端Q输出写入启动信号WEN，以把它提供到与门41。该信号WEN输出，与时间t8处在从时间t6起始的小声音周期中的事实无关。
然后，与门41把时钟信号WCK送到存储写入地址计数器42，于是，甚至在时间t8以后，保持在时间t7重新开始的其计数操作。因此在时间t8写入地址WAD沿虚直线连接点“t2”、“u2”、“v2”、“w2”、…改变。
然后，在时间t9，当从小声音检测器36输出的小声音状态信号SM从高(表示小声音或无声)变到低(表示大声音或显著声音)至此，从倒相器49输出的信号从低变到高。于是，在时间t9触发单稳态多谐振荡器50以输出图18D所示的脉冲SMd。该脉冲SMd送到设置/复位触发器48的复位端48，在时间t9使其复位。从触发器48的端/Q输出的图18J所示的脉冲PWt在时间t9从低变到高以触发单稳态多谐振荡器47，以便在时间t9输出脉冲PRX。
在时间t9，脉冲PRX作为预置脉冲PR经或门44送到存储写入地址计数器42的预置端PRT。响应于预置信号PR，计数器42在时间t9强制改变写入地址WAD，如通过向上箭头连接点“W2”和“X2”所示的，以致于在时间t9使写入地址WAD变成与读出地址RAD相同。
从单稳态多谐振荡器50输出的脉冲SMd作为设置信号Ps2经或门51送到D型触发器58的设置端S。然而，如前面所述的，触发器58总是在时间t9以前已经被设置，高电平的写入启动信号WEN连续从触发器58的输出端Q连续输出。
这便使与门41即使在时间t9以后把时钟信号WCK连续送到存储写入地址计数器42。因此，计数器42连续写入来自位于点“X2”的强制改变地址WAD的地址WAD。
通过在时间t9等连续操作存储写入地址计数器42，从其输出的写入地址WAD沿虚直线WAD连接点“w2”、“x2”、“y2”、“z2”、“a2”、“b2”、……改变。在此，在时间t9，当写入地址WAD强制进行变成与读出写入地址RAW相同时，从比较器40输出的均衡脉冲EQ也提供到D型触发器58的时钟端。然而，由于触发器58把第一优先控制送到设置操作时，在时间t7提供到触发器58的时钟端的EQ均衡脉冲EQ被略去。
根据第七实施例，如上面所述，在从图18A所示的时间t6到t9的这种小声音周期中，当小声音或无声状态长时间连续时，甚至在小声音周期的从t7到t9的中间周期中小电平的音频信号被写入存储器38中。于是，甚至在长的小声音周期中防止了声音中断。
然而，如果重放图象偏离在时间t9的重放声音，当小声音周期变成大声音周期时，该偏离通常会使观看者感到不协调的感觉。
因此，根据本发明的音频信号处理器进行这种操作控制如下当小声音周期时，例如在图18A中从t7到t9的周期，当小信号电平的音频信号写入存储器38的期间，被变成大声音周期，在每次定时t9，写入地址WAD强迫改变，以便完成或精确地与读出地址RAD一致。然后，写入地址WAD沿虚直线WAD连接点“w2”、“x2”、“y2z”、“z2”……，改变。
在当小电平声音具有突然变成大电平声音时的情况下，根据本发明的这种强制改变能够使在VTR上的重放图象实现完全与重放声音一致，于是，消除了不协调的感觉。
权利要求
1.一种用于处理音频信号的装置包括存储器，用于存储音频信号；写入装置，用于按存储器的写入地址把音频信号写入存储器；读出装置，用于以由写入装置根据低于把音频信号写入存储器的速度从存储器中读出地址读出音频信号；第一确定装置，用于确定存储在存储器中并不被读出装置读出的音频信号的总量是否增加；和更新装置，当不被读出装置读出的音频信号的总量为增加时，用于更新写入地址。
2.根据权利要求1的装置，其中第一确定装置包括检测装置，用于检测不被读出装置读出的音频信号的总量；第二确定装置，用于确定已检测总量在预定下限量范围和预定上限量范围之间是否为增加。
3.根据权利要求1的装置进一步包括预置装置，用于预置写入和读出地址以及每个预定音频信号量送到第一确定装置的音频信号的总量。
4.根据权利要求1的装置进一步包括预置装置，用于当音频信号量进入预定下限量范围时，预置写入和读出地址以及提供的音频信号的总量。
5.根据权利要求1的装置进一步包括检测装置，用于检测在音频信号中的小信号，小信号的电平是小于基准电平，以暂停小信号的写入地址的更新。
6.根据权利要求5的装置，其中检测装置包括用于根据音频信号产生具有基准电平的基准信号的装置，以便基准电平跟随音频信号的电平；和用于比较音频信号和基准信号以检测小信号的装置。
7.根据权利要求5的装置进一步包括用于循环地更新在存储器的前头和最后地址之间的读出地址的装置；当读出地址变成与暂停更新的写入地址相同时，用于重新起动写入地址的更新的装置。
8.根据权利要求7的装置进一步包括用于在重新启动更新以后使写入地址变成与读出地址相同的装置。
9.根据权利要求2的装置进一步包括当检测的总量进入预定上限量范围时用于暂停写入地址的更新的装置。
10.根据权利要求9的装置进一步包括用于循环更新在存储器的前头和最后地址之间的读出地址的装置；当检测的总量进入预定下限量范围时用于重新启动写入地址的更新的装置。
11.根据权利要求5的装置进一步包括当不被读出装置读出音频信号的总量进入预定下限量范围时用于重新启动写入地址的更新的装置。
12.根据权利要求11的装置进一步包括在重新启动更新以后当音频信号的电平变成高于基准电平时用于使写入地址变成与读出地址相同的装置。
13.根据权利要求5的装置进一步包括当音频信号变成高于基准电平时用于重新启动写入地址的更新的装置。
14.根据权利要求13的装置进一步包括当写入地址变成与读出地址相同时用于暂停写入地址的更新。
15.根据权利要求14的装置进一步包括用于循环地更新在前头和最后地址之间的读出地址的装置；和当读出地址变成与写入地址相同时用于重新启动写入地址的更新的装置。
16.根据权利要求15的装置进一步包括在重新启动更新以后当音频信号的电平高于基准电平时用于使写入地址变成与读出地址相同的装置。
17.一种用于处理音频信号的装置包括存储器，用于存储音频信号；写入装置，用于以存储器中的写入地址写入音频信号在存储器中；读出装置，用于以低于被写入装置把音频信号写入存储器的速度根据从存储器读出地址读出音频信号；和检测装置，用于检测在音频信号中的小信号，小信号的电平是低于基准电平时；以暂停小信号的写入地址的更新。
18.根据权利要求17的装置，其中检测装置包括根据音频信号用于产生具有基准电平的基准信号的装置，以致于基准信号跟随音频信号的电平；和用于比较音频信号和基准信号以检测小信号的装置。
19.根据权利要求17的装置进一步包括用于循环地更新在存储器的前头和最后地址之间的读出地址的装置；用于当读出地址变成与在暂停更新的写入地址相同的装置。
20.根据权利要求19的装置进一步包括在重新启动更新以后用于使写入地址变成与读出地址相同的装置。
全文摘要
用于处理音频信号的装置提供有用于存储音频信号的装置。该音频信号按存储器中的写入地址写入存储器中。该音频信号以比把音频信号写入存储器的速度要小的速度根据从存储器读出地址读出。确定存储在存储器并不从其读出的音频信号的总量是否为增加。当不读出的音频信号的总量是增加时然后更新写入地址。当小于基准电平的小信号电平在音频信号中被检测时,可暂停小信号的写入地址的更新。
文档编号G10L21/01GK1213121SQ9712145
公开日1999年4月7日 申请日期1997年9月26日 优先权日1997年9月18日
发明者首藤胜行 申请人:日本胜利株式会社