专利名称：一种改进型Xilinx FPGA上电复位电路的制作方法
技术领域：
本发明涉及一种改进型应用于Xilinx FPGA的上电复位电路系统。
背景技术：
1、FPGA配置启动过程分析:Xilinx公司的FPGA芯片是基于SRAM型工艺的挥发性器件，电路功能依靠存储在SRAM型配置寄存器中的bits位实现的。FPGA芯片上电后必须从PROM中读取配置信息之后才能正常工作。配置过程包括5个阶段:初始化，清空配置存储器，加载配置数据，CRC校验，START-UP。FPGA上电后，如FPGA器件电源满足要求便会自动进行初始化。初始化过程完成后，器件会将INIT、D0NE信号置为低电平，同时开始清空配置存储器。在清空完配置存储器后，INIT信号将会重新被置为高电平。当INIT信号重新置高后，器件对配置模式引脚MO、M1、M2进行采样，以确定用何种方式来加载配置数据。器件在加载配置数据的同时，会根据一定的算法产生一个CRC值，这个值将会和配置文件中内置的CRC值进行比较。当CRC校验正确后，便进入START-UP阶段。START-UP阶段是FPGA由配置状态过渡到用户状态的过程，在START-UP阶段中FPGA进行的操作包括将全局三态信号GTS置低，全局复位信号GSR置低电平，全局写允许信号GWE置低，DONE信号置高。即当DONE信号被置高时，表明此时FPGA配置过程已经结束，进入用户状态，故DONE信号在经过RC延时电路后可作为全局复位输入。配置原理如图1所不。2、常规上电复位电路:常规上电复位电路包括以下几种方式。 使用数字时钟管理模块(DCM)的锁定标志引脚对于FPGA程序中采用DCM的系统，可以采用DCM的锁定完成信号(LOCKED)作为程序的全局复位。采用LOCKED信号作为全局复位的缺点是时钟信号会比复位信号先到达各个触发器，如果有效复位信号在各个触发器的结束时刻不相同的话，会导致触发器在不同的时钟周期启动。 使用全局启动置/复位管脚(GSR)采用GSR管脚作为软件的全局复位输入存在的问题是复位信号线到达每一个触发器的时延不相同，在规模较大的片子上相差数十纳秒也是很有可能的。GSR管脚的另外一个问题是复位信号只能最多与一个用户定义的时钟同步，当每一个触发器工作于不同的时钟时复位就会失效。另外，此复位方法也存在会让触发器不在同一时钟周期开始工作的问题。 采用RC电路串接延时芯片方式其特点是电路采用独立结构，缺点是RC的值存在一定的误差，从而导致上电复位的时间也存在误差，不够精 确。其电路图如图2所不。
发明内容
本发明解决的技术问题是:克服现有技术的不足，提供了一种改进型应用于Xilinx FPGA的上电复位电路，其特点在于利用FPGA的DONE信号，通过RC延时，接入施密特触发器整形，再经过一级反相器整形后，产生软件的全局复位信号。本发明的技术方案是:一种改进型Xilinx FPGA上电复位电路，包括PROM、FPGA芯片、RC延时复位电路、施密特触发器、反相器；PR0M的CE端、DO端、CF端分别对应连接至FPGA芯片的DONE信号端、DO端、PR0G_B端；所述的RC延时复位电路包括电阻R1、电阻R2、电容Cl、电容C2 ;作为上拉电阻Rl的一端连接至电源，电阻Rl的另一端依次串联电阻R2、电容Cl、电容C2后接地；电阻R2和电容Cl的公共端的节点电压信号经施密特触发器整形，再经过反相器后，作为上电复位信号连接到FPGA芯片的MRST管脚；电路上电后，FPGA芯片从PROM中读取配置信息，进行初始化设置，FPGA芯片中DONE信号端为变为高电平时，FPGA配置过程结束，DONE信号端的高电平信号通过RC延时复位电路产生全局复位信号并送至FPGA的MRST端，FPG A芯片开始工作。所述RC延时复位电路中的电阻R1、电阻R2、电容Cl、电容C2的取值满足tr=-RCln ((U-E) /U)式中士为上电复位延时时间；R=R1+R2 ；C=C1+C2 ;U为电源电压；E为施密特触发器正向阈值电压。本发明与现有技术相比的优点在于:本发明硬件电路设计将DONE信号通过RC延时，经施密特触发器和反相器后，作为软件的全局复位输入，即摘要图中的MRST信号。具体优点为:(1)无需额外添加硬件延时芯片生成复位信号，只需使用RC延时电路、施密特触发器和反相器即可实现；(2)将FPGA标识配置状态的DONE作为复位信号产生电路的输入，保证了复位信号与FPGA配置完成状态的时序关系；(3)在RC延时电路后增加施密特触发器和反相器，相对于仅采用RC电路产生的复位信号，改善了稳定性和信号质量。接入FPGA的全局复位信号上升时间可控制在20ns以内，节省硬件成本，复位时间精确，保证FPGA软件安全可靠复位。
图1为Xilinx公司Virtex-1I系列FPGA配置原理图；图2为常规的FPGA上电复位电路原理图；图3为本发明的FPGA上电复位电路原理图；图4为DONE信号、经施密特触发器整形后信号、MRST信号测试波形。
具体实施例方式图3所示为本发明FPGA上电复位电路原理图，其中PROM使用Xi I inx公司的XCF16P，FPGA使用Xilinx公司Virtex-1I系列XC2V3000。系统设计中，电路设计将DONE信号通过RC延时经施密特触发器和反相器后，作为软件的全局复位输入，即摘要图中的MRST信号。硬件设计主要考虑上电复位延时大于IOms的要求，RC延时复位电路中的电阻阻值可以选择了 4.7K欧，为了提高电容的耐压性能，采用两个22uF的钽电容串联，选择正向阈值电压为3v的施密特触发器，这样复位信号上升时间(O 3v的时间)可以通过RC延时公式计算，如式(I )，约为looms。这样，输入FPGA的全局复位MRST低到高转换时间相对于DONE信号低到高延时将大于100ms，满足系统复位要求。tr=-RCln ((U-E) /U)= (330+4700) Ω *11 μ F*ln ((3.3-3.0) /3.3)-----(I)^ 100ms式中:tr 上电复位延时时间；R——Rl和R2串联电阻值；C——Cl和C2串联电容值；U----闻电平电压，为3.3V ；E——施密特触发器正向阈值电压。此时测得DONE信号、经施密特触发器整形后信号、MRST信号的波形如图4所示。图4中DONE信号变为高电平3.3V后，RC电路开始对电容Cl和电容C2充电，电阻R2和电容Cl之间节点电压缓慢上升，经施密特触发器整形后，信号下降沿变得陡直，稳定，反向后作为FPGA的复位信号MRST，复位信号MRST上升时间约为100ms，满足系统对全局复位延时大于IOms的要求。本发明说明书中 未作详细描述的内容属本领域技术人员的公知技术。
权利要求
1.一种改进型Xilinx FPGA上电复位电路，其特征在于:包括PROM、FPGA芯片、RC延时复位电路、施密特触发器、反相器；PR0M的CE端、DO端、CF端分别对应连接至FPGA芯片的DONE信号端、DO端、PR0G_B端；所述的RC延时复位电路包括电阻R1、电阻R2、电容Cl、电容C2 ;作为上拉电阻Rl的一端连接至电源，电阻Rl的另一端依次串联电阻R2、电容Cl、电容C2后接地；电阻R2和电容Cl的公共端的节点电压信号经施密特触发器整形，再经过反相器后，作为上电复位信号连接到FPGA芯片的MRST管脚；电路上电后，FPGA芯片从PROM中读取配置信息，进行初始化设置，FPGA芯片中DONE信号端为变为高电平时，FPGA配置过程结束，DONE信号端的高电平信号通过RC延时复位电路产生全局复位信号并送至FPGA的MRST端，FPGA芯片开始工作。
2.根据权利要求1一种改进型Hlinx FPGA上电复位电路,其特征在于:所述RC延时复位电路中的电阻Rl、电阻R2、电容Cl、电容C2的取值满足tr=-RCln((U-E )/U) 式中士为上电复位延时时间；R=R1+R2 ；C=C1+C2 ;U为电源电压；E为施密特触发器正向阈值电压。
全文摘要
一种改进型Xilinx FPGA上电复位电路，包括PROM、FPGA芯片、电阻R1、电阻R2、电容C1、电容C2、施密特触发器、反相器；为了使FPGA上电配置完成后，软件有固定的工作起点，需要外部引入全局复位信号；电路上电后，FPGA芯片从PROM中读取配置信息，进行初始化设置，FPGA芯片中DONE信号端为变为高电平时，FPGA配置过程结束，DONE信号端的高电平信号通过RC延时复位电路产生全局复位信号并送至FPGA的MRST端，FPGA芯片开始工作。本发明在硬件电路设计上将DONE信号通过RC延时，经施密特触发器整形，再经过一级反相器后，作为软件的全局复位输入。
文档编号G06F1/24GK103218025SQ20131014814
公开日2013年7月24日 申请日期2013年4月25日 优先权日2013年4月25日
发明者黄伟, 于生全, 王旭明, 刘苗, 郑君, 林悦, 雷文平 申请人:北京空间机电研究所