专利名称：明渠流量计双级旋转编码器组合逻辑译码装置的制作方法
技术领域：
本发明涉及的是一种明渠流量计双级旋转编码器组合逻辑译码装置。属于测量与控制仪器技术领域。
背景技术：
数字式明渠流量计是利用标准型式的测流建筑物帕歇尔水槽、“V”型槽、其它堰槽和其稳定的水位～流量关系，通过测量水位来计算流量。明渠流量计常采用旋转编码器，配以精密变速机构与挂轮、测绳、重锤和浮子构成。其原理是浮子以稳定的吃水线漂浮在水面上，当水位变化时，浮子也随之上升或下降，同浮子连接的测绳带动挂轮作旋转运动，并通过变速机构转动编码器，从而输出与水位对应的数字编码。
大量程高分辨率的浮子式水位～流量测量，采用的绝对型旋转编码器，一般有机电式、光电式、磁敏式编码器三种形式。如果水位测量范围要求2000mm量程，分辨率要做到0.5mm，则要求编码器输出至少要4000个数字编码数。由于受到体积和加工工艺的限制，单级型编码器较难做到这样的大量程。因此多采用双级型方式，即采用低位级和高位级编码器组合的结构，实现大量程高分辨率输出。考虑到编码可靠性及加工工艺误差，低位级多采用Gray码(格雷码)，高位级多采用纯二进制码，低位转1圈，高位转1位。绝对型双级旋转编码器的输出编码数字是输出数字＝(高位数字×低位最大数字)+低位数字。译码的作用是将低位Gray转换成二进制码，再按照上式计算后输出纯二进制码(或BCD码)，以便显示直读或输出至后端计算机采集。译码显示功能目前都采用微机、单片机通过编程软件实现。微机、单片机是一种时序电路工作方式的器件，从原理上讲，在强磁或雷电干扰环境下，程序跑飞或死机现象不可避免。
发明内容
本发明的目的在于针对上述存在的缺陷，提出一种采用双级编码器作为大量程浮子式水位～流量测量的明渠流量计。本发明的技术解决方案由输入电路、G/B转换电路、减6电路、B/BCD转换电路、高低位运算电路、高位选择电路、输出接口电路组成，明渠流量计编码器输出的数字编码是由由低位级编码数字和高位级编码数字组成，低位级编码数字采用普通Gray码(格雷码)，共有9位数据线
即9位编码，有511状态，取其中0～499个状态(即6～505)，它用(000000101)G表示0，(000000100)G表示1……依次类推。
高位级编码数字有5位数据线( )，采用纯二进制码，表示范围00000～11111。
高位级编码数字和低位级编码数字输出数据的关系为低位转1圈，高位转1位，所以明渠流量计编码器输出的真实数字为输出数字＝(高位数字×500)+低位数字其中输入电路编码器的公共端(通环)直接与+20VDC电源连接，每个码道(编码数字码位)经RC输入电路接通+20VDC电源。当某一码道处于导电区段时，组合逻辑电路器件CMOS电路的入端获得逻辑“1”信号，当某一码道处于不导电区段时，CMOS电路的入端获得逻辑“0”信号，电容C为防干扰电容，输入电路中的电阻R1～R19，电阻R20～R38，电容C1～C19组成19路RC积分电路，19路RC积分电路的输出线与G/B转换电路的输入线对应相接；G/B转换电路中的半加器IC24、IC25完成格雷码G/二进制码B的转换，其间的连线关系依照下式设计 减6电路(3)中的全加器IC21～IC23完成减6运算，其间的连线关系采用取其补码相加原理设计，即取6的反码与输入的二进制码B进行9位全加，减6电路的输入线与G/B转换电路的输出线对应相接，减6电路的输出线与B/BCD转换电路的输入线对应相接； B/BCD转换电路中的或门IC4，全加器IC7、IC8和IC9，或门IC12、IC13、IC16～IC18，全加器IC14和IC15，3/8线译码器IC19、IC20完成二进制——BCD码的转换，其间的连线关系是3/8线译码器IC19、IC20的输出线与或门IC4、IC12、IC13、IC16～IC18的输入线对应相接，或门IC4、IC12、IC13、IC16～IC18的输出线与全加器IC7、IC8、IC9、IC14和IC15的输入线对应相接，全加器IC7的输出线与高低位运算电路中的IC6的输入线对应相接，全加器IC8和IC9的输出线与输出接口电路的输入线对应相接；高低位运算电路中的或门IC4，全加器IC5、IC6完成高低位运算，高位数共5位，采用二进制编码，高位所代表的真实数字应为高位数乘500，用相加的方法设计实现，其间的连线关系是高位选择电路中的或门IC4输出线与全加器IC5、IC6的输入线对应相接，或门IC4及全加器IC5、IC6输入线与高位选择电路的输出线对应相接，全加器IC5、IC6输出线与输出接口电路的输入线对应相接；高位选择电路中的IC10、IC11完成高位选择；输出接口电路中的驱动电路IC1～IC3是增加驱动能力。
优点采用CMOS组合逻辑电路器件(即与非门、加法器等)设计，实现Gray/二进制码转换、乘法、加法运算等功能。其工作方式是非时序的，当前电路状态与历史无关，从原理上杜绝了死机、程序跑飞现象。并具有电路简单、功耗低、可靠性高、抗电磁干扰能力强等特点。
主要技术性能(1)显示范围0～15999mm。
(2)读数精度1mm(3)明渠流量计至译码显示装置的传输距离线电阻/根≯100KΩ(4)输出接口驱动能力每个输出端可带COMS同类门20个(5)电源交流220VAC，50Hz(6)使用条件环境温度-5～+50℃，相对湿度小于等于95％(7)外形尺寸200×200×80mm
附图1是本发明的电路方框图。
附图2是电路原理图。
图中的1’是输入电路、2’是G/B转换、3’是减6电路、4’是B/BCD转换、5’是高低位运算、6’是高位选择、7’是数字显示、8’是输出接口电路。
具体实施例方式
明渠流量计编码器输出的数字编码是由由低位级编码数字和高位级编码数字组成，低位级编码数字采用普通Gray码(格雷码)，共有9位数据线 即9位编码，有511状态，取其中0～499个状态(即6～505)，它用(000000101)G表示0，(000000100)G表示1……依次类推。高位级编码数字有5位数据线( )，采用纯二进制码，表示范围00000～11111。
高位级编码数字和低位级编码数字输出数据的关系为低位转1圈，高位转1位，所以明渠流量计编码器输出的真实数字为输出数字＝(高位数字×500)+低位数字。
输入电路1’，输入电路1’编码器的公共端(通环)直接与+20VDC电源连接，每个码道(编码数字码位)经RC输入电路接通+20VDC电源。当某一码道处于导电区段时，组合逻辑电路器件CMOS电路的入端获得逻辑“1”信号，当某一码道处于不导电区段时，CMOS电路的入端获得逻辑“0”信号，电容C为防干扰电容，输入电路中的电阻R1～R19均为12k，电阻R20～R38均为390k，电容C1～C19均为0.01μf，电阻R1～R19和电阻R20～R38与电容C1～C19组成19路RC积分电路，19路RC积分电路的输出线与G/B转换电路2’的输入线对应相接；G/B转换电路2’，G/B转换电路中的半加器IC24、IC25(型号CD4070B)完成格雷码G/二进制码B的转换，其间的连线关系依照下式设计 减6电路3’，减6电路3’，中的全加器IC21～IC23(型号MC14008B)完成减6运算，其间的连线关系采用取其补码相加原理设计，即取6的反码与输入的二进制码B进行9位全加。减6电路的输入线与G/B转换电路的输出线对应相接，其输出线与B/BCD转换电路的输入线对应相接。
B/BCD转换电路4’，B/BCD转换电路4’中的或门IC4(型号MC14001B)，全加器IC7(型号MC14008B)，全加器IC8和IC9(型号MC14560B)，或门IC12、IC13、IC16～IC18(型号MC14071B)，全加器IC14和IC15(型号MC14560B)，3/8线译码器IC19、IC20(型号MC14028B)完成二进制——BCD码的转换。其间的连线关系是3/8线译码器IC19、IC20的输出线与或门IC4、IC12、IC13、IC16～IC18的输入线对应相接。或门IC4、IC12、IC13、IC16～IC18的输出线与全加器IC7、IC8、IC9、IC14和IC15的输入线对应相接。全加器IC7的输出线与高低位运算电路中的IC6的输入线对应相接。全加器IC8、IC9的输出线与输出接口电路的输入线对应相接。
高低位运算电路5’，高低位运算电路5’中的或门IC4，全加器IC5、IC6(型号MC14008B)完成高低位运算。高位数共5位，采用二进制编码，高位所代表的真实数字应为高位数乘500，用相加的方法设计实现。电路的真值见表1。其间的连线关系是高位选择电路中的或门IC4输出线与全加器IC5、IC6的输入线对应相接。或门IC4及全加器IC5、IC6输入线与高位选择电路的输出线对应相接。全加器IC5、IC6输出线与输出接口电路的输入线对应相接。
表1
高位选择电路6’，高位选择电路6’中的IC10～IC11(型号MC14019B)完成高位选择。
数字显示7’数字显示7’采用八段译码器电路直接驱动LED数码管，显示水位～流量值。
输出接口电路8’，输出接口电路中的驱动电路IC1～IC3(型号CC4050B)作用是增加驱动能力。
权利要求
1.明渠流量计双级旋转编码器组合逻辑译码装置，其特征是由输入电路(1’)、G/B转换电路(2’)、减6电路(3’)、B/BCD转换电路(4’)、高低位运算电路(5’)、高位选择电路(6’)、输出接口电路(8’)组成，其中输入电路(1’)编码器的公共端直接与+20VDC电’源连接，每个码道(编码数字码位)经RC输入电路接通+20VDC电源，当某一码道处于导电区段时，组合逻辑电路器件CMOS电路的入端获得逻辑“1”信号，当某一码道处于不导电区段时，CMOS电路的入端获得逻辑“0”信号，输入电路(1)中的电阻(R1)～(R19)，电阻(R20)～(R38)，电容(C1)～(C19)组成19路RC积分电路，19路RC积分电路的输出线与G/B转换电路(2’)的输入线对应相接；G/B转换电路(2’)中的半加器(IC24)、(IC25)完成格雷码G/二进制码B的转换，其间的连线关系依照下式设计 减6电路(3’)中的全加器(IC21)～(IC23)完成减6运算，其间的连线关系采用取其补码相加原理设计，即取6的反码与输入的二进制码B进行9位全加，减6电路的输入线与G/B转换电路(2’)的输出线对应相接，减6电路的输出线与B/BCD转换电路(4’)的输入线对应相接；B/BCD转换电路(4’)中的或门(IC4)，全加器(IC7)、(IC8)和(IC9)，或门(IC12)、(IC13)、(IC16)～(IC18)，全加器(IC14)和(IC15)，3/8线译码器(IC19)、(IC20)完成二进制——BCD码的转换，其间的连线关系是3/8线译码器(IC19)、(IC20)的输出线与或门(IC4)、(IC12)、(IC13)、(IC16)～(IC18)的输入线对应相接，或门(IC4)、(IC12)、(IC13)、(IC16)～(IC18)的输出线与全加器(IC7)、(IC8)、(IC9)、(IC14)和(IC15)的输入线对应相接，全加器(IC7)的输出线与高低位运算电路中的(IC6)的输入线对应相接，全加器(IC8)和(IC9)的输出线与输出接口电路(8’)的输入线对应相接；高低位运算电路(5’)中的或门(IC4)，全加器(IC5)、(IC6)完成高低位运算，高位数共5位，采用二进制编码，高位所代表的真实数字应为高位数乘500，用相加的方法设计实现，其间的连线关系是高位选择电路(6’)中的或门(IC4)输出线与全加器(IC5)、(IC6)的输入线对应相接，或门(IC4)及全加器(IC5)、(IC6)输入线与高位选择电路的输出线对应相接，全加器(IC5)、(IC6)输出线与输出接口电路的输入线对应相接；高位选择电路(6)中的(IC10)、(IC11)完成高位选择；输出接口电路(8’)中的驱动电路(IC1)～(IC3)是增加驱动能力。
全文摘要
本发明是明渠流量计双级旋转编码器组合逻辑译码装置。由输入、G/B转换、减6、B/BCD转换、高低位运算、高位选择、输出接口等电路组成，输入电路组成的19路RC积分电路的输出线与G/B转换电路的输入线相接；减6电路中的输入线接G/B转换电路的输出线，减6电路的输出线接B/BCD转换电路的输入线；B/BCD转换电路中的输出线接高低位运算电路、输出接口电路的输入线；高低位运算电路输出线接输出接口电路的输入线；优点采用CMOS组合逻辑电路器件设计，实现Gray/二进制码转换、乘法、加法运算等功能。其工作方式是非时序的，当前电路状态与历史无关，杜绝了死机、程序跑飞现象。电路简单功耗低、可靠性高、抗电磁干扰能力强等。
文档编号G01F1/56GK1487269SQ0311286
公开日2004年4月7日 申请日期2003年2月21日 优先权日2003年2月21日
发明者徐立中, 李德富 申请人:河海大学