专利名称：数字化超声成像系统的制作方法
技术领域：
本发明涉及一种超声成像系统，具体的说是数字化超声成像系统。
背景技术：
数字化超声成像系统需要将几路甚至上百路的超声换能器所接收的回波信号放大到符合A/D变换器所要求的信号幅度，经A/D变换后形成成百上千位数字信号再进行波束合成。传统的数字化超声成像系统每一路或两路就需要使用一个集成放大器芯片和一个并行输出的A/D变换芯片，这样一台符合医学诊断要求的中等通道数的数字化超声成像系统就需要数十个放大器和A/D芯片组合，并形成一百多路以上数字信号接口，使得其实现的结构非常复杂、体积庞大、成本高昂、可靠性低，从而影响其应用推广。另外，传统的超声成像系统中，其后级数字扫描变换、图像存储、显示、以及人机接口等通常使用专用的电路实现，虽然成本较低，但其结构复杂、开发周期长、通用性很差、缺乏第三方软件支持。
发明内容
本发明的目的在于提出一种高集成度、低成本、高可靠的数字化超声成像系统。
本发明的目的可以通过以下技术方案来实现数字化超声成像系统，含有PC机，PC机内设有数字扫描变换器(DSC)，还含有2N路独立延时发射通道单元、至少一组64路以上高压模拟开关阵列、至少一个64阵元以上阵列式超声换能器、与发射通道单元对应的收发隔离单元、一组2N路输入对折选通到N路输出的低压模拟开关阵列、N路可变增益放大器、N路K位A/D变换器、FPGA模块，发射同步脉冲信号经独立延时发射通道单元后，通过高压模拟开关阵列加到阵列式超声换能器向组织中发射超声信号，阵列式超声换能器接收超声回波信号，经高压模拟开关阵列、收发隔离单元、低压模拟开关阵列、可变增益放大器(VCA)、A/D变换器、FPGA模块后，送到PC机内的数字扫描变换器进行处理。PC机至少还含有一个USB2.0接口、一个图像存储器、一个VGA显示器、一个键盘、一个鼠标，数字扫描变换器将时间深度方向的回波信号转换为矩阵形式、符合显示要求的VGA信号显示出整幅超声扫描图像，图像存储器将图像记录下来，键盘和鼠标作为人机接口。
本发明的目的还可以通过以下技术措施来进一步实现前述的数字化超声成像系统，其中所述FPGA模块包括一组8路以上与A/D变换器通道数对应的串并行转换器、一组N路接收数字延时单元、一个N路输入相加的加法器、一个数字带通滤波器、一个数字检波器，N路回波信号经串并行转换器、接收数字延时单元后，通过加法器合成一路回波信号，经数字带通滤波器、数字检波器后，送到PC机内的数字扫描变换器进行处理。N个通道的数字回波信号输入到波束合成的FPGA模块时，仅需占用其2N个引脚。在FPGA模块的输入端，需要一个将N路串行信号转换为N×K位并行信号的串/并行转换器，然后将N路数字回波信号分别送到N个数字延时单元经延时后，经加法器相加即合成一路数字波束信号，经滤波、检波后输出提供给数字扫描变换器实现图像显示。上述功能模块均可集成到一片FPGA中实现。
前述的数字化超声成像系统，其中所述2N根据整机成像品质要求来确定，一般N等于8可以满足基本成像要求，对于较高品质要求，应选取更大的N值，通常N小于等于128，为达到最大的使用效率，N应为8的整数倍。
前述的数字化超声成像系统，其中所述N路可变增益放大器选用N/8个8路可变增益放大器实现，如VCA8613、VCA8617集成芯片。
前述的数字化超声成像系统，其中所述N路K位A/D变换器的位数K要求大于等于10，以保证足够的成像动态范围。N路A/D变换器选用N/8个8路串行输出A/D变换器，如ADS5270、ADS5271、ADS5272、ADS5277、AD9212、AD9222集成芯片，该类A/D变换器具有10~12位分辨力，采样频率大于40MHz，符合数字化超声成像装置的使用要求。同时该类A/D变换器每一路输出仅需两条数字IO线，只有并行A/D变换器的数字IO线数的1/6~1/5，不仅大大减少了占用的体积，而且更加大大的减少了占用后续数字信号处理芯片的管脚资源。由于符合高速的LVDS标准，从而提高了抗干扰能力和可靠性。
为提高前述的数字化超声成像系统的数据处理能力和使用功能，本发明还提供一种用通用PC计算机实现数字扫描变换的方案检波后的数字波束视频信号通过标准的USB2.0接口送到PC主机，PC主机中的功能模块可以对数字波束信号进行滤波、相关、对数压缩、增益对比度调节、灰阶变换等各项处理，然后进行数字扫描变换、存储、记录、显示，还可以进行各种测量、计算。
本发明的优点为1、低噪声、高增益，有利于提高图像信噪比；2、保证了多通道的一致性，有利于提高图像的横向分辨力；3、信道带宽宽，可以适应不同频率的探头，同时有利于提高分辨力；
4、可靠性高；5、高集成度使得整机结构紧凑、体积小；6、充分利用PC计算机的功能和数据处理能力可以最大限度地扩大操作与诊断功能；7、可以很方便地进行软、硬件升级。
图1为本发明系统框图。
图2FPGA内部模块逻辑框图。
图3为采用ALTERA Cyclone系列FPGA实现16通道LVDS串行输入到并行输出的框图。
图4为独立延时发射单元的电路图。
图5为收发隔离单元的电路图。
具体实施例方式
实施例一本实施例的框图如图1所示，数字化超声成像装置包括一组2N个发射单元、一组M个高压模拟开关、一个M个阵元的阵列式探头、一组2N个收发隔离单元、一组2N×N个低压模拟开关阵列、一组(N/8)个8路可变增益放大器、一组(N/8)个8路串行A/D变换器、一个发射延时单元、一个USB2.0接口、一台标准PC计算机。PC计算机内装有数字找描变换器，还含有显示器、图像存储器、键盘、鼠标。N为8的整数倍，N小于等于128。M为探头阵元数，一般来说M＝4N～8N时可以获得较满意的图像和较低的成本。
一个发射同步脉冲经独立延时发射通道延时产生2N路独立的发射脉冲，放大到足够幅度后，通过按照波束形成要求设定的模拟开关加到选定的阵列式探头的M个相关阵元向组织中发射超声信号，阵列式探头接收到的超声回波信号经选通的M个高压模拟开关送到接收端进行成像处理。2N个收发隔离单元隔离高幅度的发射信号，而将接收到的回波小信号经过2N×N个低压模拟开关阵列将按波束中心阵元为中心对称位置阵元接收信号合并形成对折的N路接收信号输入到N个放大器的输入端。放大后的N路信号再经N路K位A/D变换器变换为N路Kbits的数字信号，为保证足够的成像动态范围，A/D变换器的位数K通常要求大于等于10。N路接收延时单元按照通道在波束中的位置和不同深度的回波产生不同的延时，然后通过加法器将N路经延时的通道信号相加合成为一路回波信号。为提高信号的信噪比，中心频率为换能器标称频率的数字带通滤波器滤除有效频带以外的信号，检波器将高频回波信号进行振幅检波产生代表回声强度的视频信号。数字扫描变换器将时间深度方向的回波信号转换为矩阵形式、符合显示要求的VGA信号显示出整幅超声扫描图像。图像存储器将图像记录下来，键盘和鼠标作为人机接口。
高压模拟开关、阵列式探头、低压模拟开关阵列)均与传统设计方法一致。
N路可变增益放大器选用N/8个8路可变增益放大器实现，如VCA8613、VCA8617集成芯片，其公布最大增益分别为80dB和66dB，带宽达到DC～14MHz，如果使用VCA8613的增益还不够的话，可以参考VCA8617的最高增益设置参数进行设置，这样可以获得大于所公布的66dB增益，足以满足增益要求。
8路串行A/D变换器可选择的芯片如ADS5270、ADS5271、ADS5272、ADS5277、AD9212、AD9222，其中ADS5277、AD9212为10位，其余为12位。但ADS5277与ADS5270～ADS5273的接口方式完全兼容，只是最低两位是冗余位。如果不考虑数据精度的影响，相互之间可以直接替代。但AD9212与AD9222数据传输接口不兼容。
以采样频率为28MHz计，A/D变换器的数据输出速率可达336M，必须按照LVDS标准连接数据接口，同时应保证各通道之间的数据同步，所有波束数据采集的A/D变换器必须使用同一个时钟。
图2是本发明实施例所用的FPGA内部模块逻辑框图，包括一组8路以上与A/D变换器通道数对应的串并行转换器、一组N路接收数字延时单元、一个N路输入相加的加法器、一个数字带通滤波器、一个数字检波器。FPGA从A/D端口获得的是LVDS串行信号，因此需要一个将N路LVDS串行信号转换为N×12路并行信号的转换装置。图3是本发明实施例所用的采用ALTERA Cyclone系列FPGA实现16通道LVDS串行输入到并行输出的框图。ALTERA提供了标准的LVDS输入转换的模块ALTLVDS_RX，输入时钟lvdsclk可采用A/D的ADCLOCK时钟输出，由于所有的AD芯片均采用同一时钟输入，采用任一芯片的ADCLOCK输出都可以很好地同步各个不同芯片的串行LVDS数据源。为了长时间保证输出数据同步，上述LVDS输入转换装置引入了一个定时的重置信号，每一祯的间隙对其重置一次。
超声回波数据经波束合成处理后成为数字视频信号，该信号与超声扫描线上的时序一致，传统的超声成像装置使用硬件逻辑电路和存储器组合进行数字扫描变换以符合经典的视频显示格式如PAL制式或VGA制式进行显示，使用嵌入式单片机实现控制。
本发明利用通用的PC计算机来实现数字扫描变换和控制与人机接口。使用通用计算机的好处是资源充足，超声成像所需要的VGA显示、控制键盘与轨迹球、存储器，图像打印、网络接口及软件等均可利用计算机的标准配置；应用软件开发过程大为简化，可以在通用的操作系统采用各种语言工具进行开发出功能强大的应用软件；
数字扫描变换器通过软件来实现，实现算法原理为现有技术，在此不再重复。
本发明实施例数字化前端所获取数字波束信号需通过USB2.0接口传输到PC计算机，同时数字化前端所需要的控制数据也由PC计算机通过USB2.0提供。
图4是一个发射单元的电原理图，发射脉冲PULSE信号源采用OC输出，通过电阻R1上拉到V+，电阻R1接电容C1并接地。三极管T1与三极管T2的发射极与发射极相连，基极与基极相，三极管T1的集电极接V+，三极管T2的集电极接地，三极管T1和三极管T2共同组成一个射极跟随驱动电路，以提供驱动三极管T3、T4所需的驱动电流，三极管T3的基极通过电容C2接三极管T1和三极管T2的发射极，三极管T4的基极通过电容C3接三极管T1和三极管T2的发射极，如果所需的发射脉冲幅度不大于±50V，则该驱动部分可以省去，此时发射脉冲源PULSE应采用标准TTL驱动芯片驱动，如74HC245。三极管T3、T4及其连接的辅助元件电阻R2、电阻R3、二极管D1、二级管D2共同组成一个集电极开路的脉冲放大器以产生高压脉冲激励超声换能器发射脉冲超声波TR。三极管T3的基极接电阻R2、二极管D1，电阻R2、二极管D1与三极管T3的发射极相连，并通过电容C5接地，三极管T3的发射极接VH+，三极管T3的集电极通过电阻R4接地。三极管T4的基极接电阻R3、二极管D2，电阻R3、二极管D2与三极管T4的发射极相连，并通过电容C4接地，三极管T4的发射极接VH-，三极管T4的集电极通过电阻R4接地。三极管T3、T4的耐压应大于(VH+)-(VH-)，饱和电流应大于等于1.5A。
采用OC输出的优点是，当发射脉冲有效驱动期间，该电路提供有效的大电流驱动能力，且最大驱动电流不受电源高低的影响，而发射脉冲结束后输出处于高阻状态，无需隔离也不会对换能器的接收性能造成影响。该电路形式可以输出双极多脉冲，可以满足多普勒发射的需要。
图5是接收隔离单元的电原理图，由电感L1和二极管D3组成隔离，传统电路中电感通常是与换能器并联，仅作为匹配。在此电路中，电感L1串联接收输入端，在发射时该电感L1可以等效为并联连接而作为发射匹配，在接收过程中，二极管呈现高阻状态，该电感等效于直通。从而满足了超声收发过程中大信号谐振匹配和小信号低衰减传输的要求。
本发明还可以有其它实施方式，凡采用同等替换或等效变换形成的技术方案，均落在本发明要求保护的范围之内。
权利要求
1.数字化超声成像系统，含有PC机，PC机内设有数字扫描变换器，其特征在于还含有2N路独立延时发射通道单元、至少一组64路以上高压模拟开关阵列、至少一个64阵元以上阵列式超声换能器、与发射通道单元对应的收发隔离单元、一组2N路输入对折选通到N路输出的低压模拟开关阵列、N路可变增益放大器、N路K位A/D变换器、FPGA模块，发射同步脉冲信号经独立延时发射通道单元后，通过高压模拟开关阵列加到阵列式超声换能器向组织中发射超声信号，阵列式超声换能器接收超声回波信号，经高压模拟开关阵列、收发隔离单元、低压模拟开关阵列、可变增益放大器、A/D变换器、FPGA模块后，送到PC机内的数字扫描变换器进行处理。
2.如权利要求1所述的数字化超声成像系统，其特征在于所述FPGA模块包括一组8路以上与A/D变换器通道数对应的串并行转换器、一组N路接收数字延时单元、一个N路输入相加的加法器、一个数字带通滤波器、一个数字检波器，N路回波信号经串并行转换器、接收数字延时单元后，通过加法器合成一路回波信号，经数字带通滤波器、数字检波器后，送到PC机内的数字扫描变换器进行处理。
3.如权利要求1或2所述的数字化超声成像系统，其特征在于所述N小于等于128，N为8的整数倍。
4.如权利要求1所述的数字化超声成像系统，其特征在于所述N路可变增益放大器为N/8个8路可变增益放大器。
5.如权利要求4所述的数字化超声成像系统，其特征在于所述N路可变增益放大器为VCA8613或VCA8617集成芯片。
6.如权利要求1所述的数字化超声成像系统，其特征在于所述K大于等于10。
7.如权利要求1或6所述的数字化超声成像系统，其特征在于所述N路K位A/D变换器为N/8个8路串行输出A/D变换器。
8.如权利要求7所述的数字化超声成像系统，其特征在于所述N路K位A/D变换器为ADS5270、ADS5271、ADS5272、ADS5277、AD9212或AD9222集成芯片。
全文摘要
本发明涉及一种超声成像系统，是数字化超声成像系统，含有PC机，PC机内设有数字扫描变换器，还含有2N路独立延时发射通道单元、至少一组64路以上高压模拟开关阵列、至少一个64阵元以上阵列式超声换能器、与发射通道单元对应的收发隔离单元、一组2N路输入对折选通到N路输出的低压模拟开关阵列、N路可变增益放大器、N路K位A/D变换器、FPGA模块。本发明低噪声、高增益，有利于提高图像信噪比，证了多通道的一致性，有利于提高图像的横向分辨力。另外，本发明信道带宽宽，可以适应不同频率的探头，同时有利于提高分辨力，可以很方便地进行软、硬件升级。
文档编号G01S15/89GK101046512SQ20071002112
公开日2007年10月3日 申请日期2007年3月29日 优先权日2007年3月29日
发明者易际平 申请人:易际平